Aula09_Flip_Flop

Prévia do material em texto

Sistemas Digitais I 
Disciplina pós greve: 
• Sem alteração ou prejuízo de conteúdo; 
• Novo Plano de aula disponível no Moodle; 
• Única alteração no plano de aulas original é a 
alteração nas datas das provas (3ª Prova e 
Prova de Reposição); 
• Tópicos a serem abordados até o final do 
semestre: Princípios de Sistemas 
Seqüenciais; 
 
 
 
Revisão 
Análise do 
Problema 
Tabela 
Verdade 
Expressão 
Lógica 
Circuito 
Lógico 
Problema 
Revisão 
Operação OR (“ou”) e a porta OR 
Bloco Lógico OU EXCLUSIVO (XOR) 
Uma porta XOR tem apenas duas entradas. Não existem portas XOR de três 
ou mais entradas 
Ax 
Bloco Lógico NOU EXCLUSIVO (XNOR) – Bloco Coincidência 
Uma porta XNOR tem apenas duas entradas. Não existem portas XNOR de 
três ou mais entradas 
Diagramas de tempo 
Professores: 
 Renato Lopes 
 
Sistemas Digitais I 
AULA 09 
• Os circuitos lógicos estudados até agora são considerados circuitos lógicos 
combinacionais, porque os níveis lógicos da saída, em qualquer instante de 
tempo, dependem apenas dos níveis lógicos presentes nas entradas nos 
mesmos instantes de tempo. 
• Os circuitos sequenciais tem as saídas dependentes das variáveis de entrada 
e/ou de seus estados anteriores que permanecem armazenados. 
• Abaixo temos o diagrama de blocos de um circuito digital geral: 
Circuitos lógicos sequenciais 
 Memória 
• O elemento de memória mais importante é o flip-flop, que é implementado a 
partir de portas lógicas. Embora uma porta lógica, por si só, não tenha 
capacidade de armazenamento, algumas delas podem ser conectadas de tal 
forma que permita o armazenamento de informação. 
Flip – Flop (FF) 
• A saída Q é denominada de saída normal do FF e sempre que nos referirmos ao 
estado do FF, estamos mencionando o estado da saída normal (Q). 
• Veremos que a maioria das entradas dos FFs precisa ser apenas 
momentaneamente ativada (pulsada) para provocar a mudança de estado na 
saída do FF, sendo que a saída permanece no novo estado após o pulso de 
entrada terminar. Essa característica de memória dos FFs. 
• O FF é conhecido por outros nomes, inclusive latch e multivibrador biestável. 
Latch 
• Neste exemplo, vamos considerar que as entradas SET e RESET estão 
normalmente em repouso em estado ALTO, e uma delas é pulsada em nível 
BAIXO sempre que se deseja alterar as saídas do latch. 
LATCH 
LATCH 
LATCH 
Latch 
• Resumo: 
 
1. SET = RESET = 1. Condição de repouso e não tem efeito sobre o estado da 
saída. 
2. SET = 0 e RESET = 1. Essa condição faz a saída ir para o estado em que Q=1, 
em que permanecerá mesmo que a entrada SET retorne para o nível ALTO. 
Essa é a operação de setar o latch. 
3. SET = 1 e RESET = 0. Essa condição sempre gera um estado de saída em que 
Q=0, no qual permanece mesmo após a entrada RESET retornar para nível 
ALTO. Essa operação é de limpar ou resetar o latch. 
LATCH 
OBS – Dependendo do circuito interno utilizado os sinais de 
repouso e de acionamento podem ser diferentes. 
4. SET = 0 e RESET = 0 é uma condição inválida. Deve-se evitar essa 
condição de entrada, pois gera resultados errados nas saídas do latch. 
Latch com portas NAND 
• As entradas SET e RESET estão normalmente em repouso 
em estado ALTO, e uma delas é pulsada em nível BAIXO 
sempre que se deseja alterar as saídas do latch. 
LATCH 
• Para realizar o estudo deste circuito precisamos montar a 
sua tabela verdade: 
Latch com portas NAND 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 
1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 
1 1 0 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 X 
0 0 1 X 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 
0 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 
0 1 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
Set Reset QA Q 
0 0 0 
0 0 1 X 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 
estado anterior da saída Q 
estado que a saída Q deve 
assumir (estado futuro) após a 
aplicação das entradas 
Representações alternativas 
• Exemplo 1: As formas de onda mostradas abaixo são 
aplicadas nas entradas do latch mostrado na figura abaixo. 
Considerando que inicialmente Q = 0, determine a forma de 
onda na saída Q. 
• Exemplo de aplicação: 
É praticamente impossível obter uma transição “limpa” de tensão a partir de uma 
chave mecânica, devido ao fenômeno da trepidação do contato. Isso está ilustrado 
na figura abaixo: 
• Como resolver esse problema com um latch? 
Latch com portas NOR 
• Como fica a análise (tabela verdade) neste caso? 
Latch com portas NOR 
Existem chances iguais de o estado inicial ser Q = 0 ou Q = 1. Isso depende 
de fatores como os atrasos internos de propagação, capacitâncias parasitas e 
carga externa. 
4. A velocidade com que um sistema digital funciona depende da frequência com 
que ocorrem os ciclos de clock. 
 
• Um ciclo de clock é medido de uma borda de subida até a próxima borda de 
subida ou de uma borda de descida até a próxima borda de descida. O tempo 
que ele leva para completar um ciclo (em segundos / ciclos) é chamado de 
período (T), como mostra a figura anterior. A velocidade de um sistema digital 
é normalmente representada pelo número de ciclos de clock que ocorrem em um 
segundo (ciclos / segundo), conhecido como frequência do clock (Hz). 
Essa entrada é ativada pela 
transição do sinal de clock 
Ou seja, as entradas de controle determinam O QUE ocorrerá às saídas do FF enquanto que a entrada 
de CLK determina QUANDO as saídas serão alteradas em função das entradas de controle. 
• Dois parâmetros de temporização têm de ser observados para que um FF com clock 
responda de forma confiável às entradas de controle quando ocorrer uma transição 
ativa na entrada CLK. 
• Análises: 
Exercício 2: Utilizando os mesmos sinais do caso anterior, refaça a análise 
considerando um FF S-R com clock disparado apenas nas bordas de 
descida do clock. Compare o resultado obtido com o resultado anterior. 
LATCH SR 
Tabela Verdade 
considerando os momentos 
onde o sinal do clock está 
ativo. 
LATCH NAND 
Aplicação: 
• Se o circuito detector de borda for retirado do circuito, o circuito resultante operará 
de forma um pouco diferente. 
• Exemplo: Determine a forma de onda da saída Q para um latch D com as formas de 
onda das entradas EM e D mostradas abaixo. 
• A figura abaixo mostra o símbolo lógico e a tabela verdade para um flip-flop T 
com clock que é disparado na borda positiva do clock. Assim como o flip-flop D 
ele possui apenas uma entrada de controle síncrona, entrada T, que representa o 
dado. 
• Este flip-flop é obtido através do flip-flop JK com as entradas J e K curto-
circuitadas, conforme mostrado abaixo. 
 
• A operação do flip-flop T é simples: quando a entrada T for igual a zero, a saída Q 
se manterá no estado anterior. Quando a entrada T for igual a 1, a saída irá para o 
estado oposto ao inicial. 
Exercício 3 – Projete um flip-flop JK com entradas de PRESET e CLEAR. 
Exercício 1 - 
Exercício 2 - 
Exercício 3 – Aplique as formas de ondas mostradas abaixo nos dois FFs mostrados. 
Considere inicialmente Q=0. 
Exercício 3 – Aplique as formas de ondas mostradas abaixo nos dois FFs mostrados. 
Considere inicialmente Q=0. 
Exercício 4 – 
Exercício 4 – 
Clock ativo por 
nível e não por 
borda. 
Exemplo – Determine a saída Q para um FF JK disparado por borda negativa 
que tem como entradas as formas de onda mostradas abaixo. Considere tH = 
0e que, inicialmente, Q=0. 
Quais os 
problemas 
desta 
configuração? 
Exercício 5 – Considerando as formas de ondas de entrada mostrada abaixo, 
determine as formas de onda de saída de cada FF do circuito mostrado abaixo 
(considere que inicialmente todas as saídas estão em nível lógico baixo e que tH=0.). 
Analise e explique o funcionamento deste circuito. Qual a sua aplicação? 
Exemplo: Quais serão as formas de onda nas saídas Q0, Q1 e Q2 se, 
inicialmente, todos os FF estavam em nível lógico baixo? 
Com N FF produziríamos uma 
frequência de saída no último 
FF que seria igual a 1/2N da 
frequência de entrada.