Text Material Preview
Sistemas Digitales 1
CI RCUI TOS SECUENCI ALES ASCI RCUI TOS SECUENCI ALES ASÍÍ NCRONOSNCRONOS
Profesor Jorge Gianot t i HidalgoProfesor Jorge Gianot t i Hidalgo
Departam ento de I ngenierDepartam ento de I ngenier íía Ela Elééct r icact r ica
Universidad de AntofagastaUniversidad de Antofagasta
20072007
Sistemas Digitales 2
Modelo de Circuito Secuencial AsModelo de Circuito Secuencial Asííncrononcrono
Modalidad NivelModalidad Nivel
Un circuito se considera asUn circuito se considera asííncrono si no utiliza una sencrono si no utiliza una seññal de reloj al de reloj
periperióódica para sincronizar sus cambios de estado interno.dica para sincronizar sus cambios de estado interno.
Las sencillas tLas sencillas téécnicas ascnicas asííncronas son necesarias para disencronas son necesarias para diseññar ar
dispositivos de memoria, circuitos con tiempos de entrada dispositivos de memoria, circuitos con tiempos de entrada
imprevisibles y circuitos con varios relojes.imprevisibles y circuitos con varios relojes.
Los circuitos asLos circuitos asííncronos son potencialmente mncronos son potencialmente máás rs ráápidos que los pidos que los
ssííncronos, pero son difncronos, pero son difííciles de analizar y diseciles de analizar y diseññar. El modelo bar. El modelo báásico sico
es el de es el de HuffmanHuffman, que restringe la ubicaci, que restringe la ubicacióón de retardos del circuito n de retardos del circuito
y los tiempos en que pueden cambiar las entradas primarias.y los tiempos en que pueden cambiar las entradas primarias.
Sistemas Digitales 3
��
Al analizar su comportamiento se distinguen los estados Al analizar su comportamiento se distinguen los estados
establesestables, aquellos que no cambian con entradas primarias , aquellos que no cambian con entradas primarias
constantes, de los estados constantes, de los estados inestablesinestables, que si var, que si varíían.an.
��
Por otra parte ocurren las Por otra parte ocurren las carrerascarreras
que ocurren cuando dos o que ocurren cuando dos o
mmáás variables de estado cambian como respuesta a un solo s variables de estado cambian como respuesta a un solo
cambio de las variables de entrada al sistema secuencial cambio de las variables de entrada al sistema secuencial
asasííncrono. La carrera se considera ncrono. La carrera se considera crcrííticatica
si el estado estable si el estado estable
final depende del orden en que cambien las variables de final depende del orden en que cambien las variables de
estado.estado.
��
Los circuitos secuenciales asLos circuitos secuenciales asííncronos deben disencronos deben diseññarse para arse para
evitar las evitar las carreras crcarreras crííticas y diversos riesgosticas y diversos riesgos
(se(seññales ales
espurias)espurias)
Sistemas Digitales 4
Modelo BModelo Báásico de Circuito Modalidad Nivel (HUFFMAN)sico de Circuito Modalidad Nivel (HUFFMAN)
retardo
retardo
retardo
Lógica
Combinacional
de salida
XX
11
XX
22
XX
nn
ZZ11
ZZ22
ZZpp
YY11
YY22
YYrryyrr
yy22
yy11
EntradasEntradas
primariasprimarias
EntradasEntradas
secundariassecundarias
(Variables de (Variables de
estado)estado)
salidassalidas
excitacionesexcitaciones
Sistemas Digitales 5
��
Los elementos de retardo son una concentraciLos elementos de retardo son una concentracióón de los retardos n de los retardos
distribuidos en los elementos ldistribuidos en los elementos lóógicos gicos combinacionalescombinacionales. Se . Se
considera que estos proporcionan una memoria a corto plazo. considera que estos proporcionan una memoria a corto plazo.
��
Cuando hay un cambio en una variable de entrada (Cuando hay un cambio en una variable de entrada (xx
ii
), el retardo ), el retardo
le permite al circuito recordar los valores actuales de las varile permite al circuito recordar los valores actuales de las variables ables
de estado de estado yy
11
,y,y
22
…….y.y
rr
un tiempo lo suficientemente largo como un tiempo lo suficientemente largo como
para desarrollar los nuevos valores de Ypara desarrollar los nuevos valores de Y
11
, Y, Y
22
,,……YY
rr
, que a su vez, , que a su vez,
se convierten en los nuevos valores del siguiente estado de se convierten en los nuevos valores del siguiente estado de
yy
11
,y,y
22
…….y.y
rr
despudespuéés de un retardo.s de un retardo.
��
De la figura del modelo de HUFFMAN, se aprecia que los cambios De la figura del modelo de HUFFMAN, se aprecia que los cambios
en las variables de las en las variables de las entradas secundarias y de excitacientradas secundarias y de excitacióónn
se se
pueden producir en respuesta a un cambio de las variables de pueden producir en respuesta a un cambio de las variables de
entrada Xentrada X
11
,X,X
22
,..,..XX
nn
Sistemas Digitales 6
��
El trato que se realiza en el anEl trato que se realiza en el anáálisis para el diselisis para el diseñño de o de
secuenciales assecuenciales asííncronos se denomina ncronos se denomina modalidad fundamentalmodalidad fundamental, ,
que significa que sque significa que sóólo se permite que ocurra en las variables de lo se permite que ocurra en las variables de
entrada, donde sentrada, donde sóólo pueden cambiar una a la vez, pero no dos lo pueden cambiar una a la vez, pero no dos
o mo máás s simultaneamentesimultaneamente. De esta forma las variables secundarias . De esta forma las variables secundarias
y de excitaciy de excitacióón debern deberáán tambin tambiéén cambiar sn cambiar sóólo una a la vez.lo una a la vez.
��
El circuito se estabiliza o cae en un estado estable cuando las El circuito se estabiliza o cae en un estado estable cuando las
variables de excitacivariables de excitacióón y secundarias llegan a la estabilizacin y secundarias llegan a la estabilizacióón de n de
sus valores.sus valores.
��
El proceso de sEl proceso de sííntesis que se sigue para obtener un disentesis que se sigue para obtener un diseñño o
definitivo es semejante al seguido para los secuenciales definitivo es semejante al seguido para los secuenciales
ssííncronos. ncronos.
Sistemas Digitales 7
Ejemplo para analizar un sistema secuencial asEjemplo para analizar un sistema secuencial asííncrononcrono
Un circuito de retardo de control, tiene una entrada de pulso deUn circuito de retardo de control, tiene una entrada de pulso de
control X, una entrada de reloj C y una salida de pulso de contrcontrol X, una entrada de reloj C y una salida de pulso de control Z. ol Z.
los pulsos en la llos pulsos en la líínea de entrada estarnea de entrada estaráán siempre separados por n siempre separados por
varios pervarios perííodos de reloj.odos de reloj.
Siempre que se produzca un pulso en la lSiempre que se produzca un pulso en la líínea X, se superpondrnea X, se superpondráá
a un a un
pulso de reloj y tendrpulso de reloj y tendráá
mmáás o menos la misma anchura que s o menos la misma anchura que ééste. Es ste. Es
decir, la ldecir, la líínea X snea X sóólo pasarlo pasaráá
a valor a valor ““11””
despues de que el pulso de despues de que el pulso de
reloj pase a reloj pase a ““11””
y retornary retornaráá
a valor a valor ““00””
ssóólo despulo despuéés de que el pulso s de que el pulso
de reloj haya vuelto a valor de reloj haya vuelto a valor ““00””..
Por cada pulso de entrada debe haber un pulso de salida en la lPor cada pulso de entrada debe haber un pulso de salida en la líínea nea
Z, que coincida con el siguiente pulso de reloj que sigue al pulZ, que coincida con el siguiente pulso de reloj que sigue al pulso en so en
X. Por lo tanto, cada pulso X da como resultado un pulso en Z X. Por lo tanto, cada pulso X da como resultado un pulso en Z
retardado en aproximadamente un perretardado en aproximadamente un perííodo de reloj.odo de reloj.
Sistemas Digitales 8
Diagrama del sistema y seDiagrama delsistema y seññales de entrada y salidaales de entrada y salida
Retardo de
Control
XX
ZZ
CC
CC
XX
ZZ
Sistemas Digitales 9
DesarrolloDesarrollo: Tabla de Flujo Primitiva: Tabla de Flujo Primitiva
Entradas: XC Salida: Z
00 01 11 10 00 01 11 10
1 2 - - 0 - - -
1 2 3 - - 0 - -
- - 3 4 - - 0 -
5 - - 4 - - - 0
5 6 - - 0 - - -
1 6 - - - 1 - -
Estado Estado
InicialInicial
Sistemas Digitales 10
Implicancia para resolver los estados mImplicancia para resolver los estados míínimosnimos
2 √
3 √ √
4 1-5 1-5 √
5 2-6
2-6
1-5
√ √
6 2-6 √ 1-5 1-5
1 2 3 4 5
Clase de estado: a = (Clase de estado: a = (1,21,2) ; b = () ; b = (3,4,53,4,5) ; c = () ; c = (66))
Sistemas Digitales 11
Tabla MTabla Míínima de Flujo y Asignacinima de Flujo y Asignacióón de Estadosn de Estados
Entradas: XC Salida: Z
00 01 11 10 00 01 11 10
a a b - 0 0 - -
b c b b 0 - 0 0
a c - - - 1 - -
Estado Estado
InicialInicial
a=(1,2)
b=(3,4,5)
c=(6)
yy
22
yy
11
= 00 para el estado = 00 para el estado ““aa””
yy
22
yy
11
= 01 para el estado = 01 para el estado ““bb””
yy
22
yy
11
= 11 para el estado = 11 para el estado ““cc””
yy
22
yy
11
= 10 don= 10 don’’t caret care
AsignaciAsignacióón de n de
estadosestados
Sistemas Digitales 12
Ecuaciones de EstadoEcuaciones de Estado
Tabla de TransiciTabla de Transicióón y Mapa de Salidan y Mapa de Salida
00 01 11 10
00 00 00 01 -
01 01 11 01 01
11 00 11 - -
10 - - - -
00 01 11 10
00 -
01 -
11 - 1 - -
10 - - - -
YY
22
YY
11 ZZ
XCXC XCXC
yy
22
yy
11 yy
22
yy
11
Sistemas Digitales 13
Ecuaciones de EstadoEcuaciones de Estado
Mapas de ExcitaciMapas de Excitacióón y Funciones de Excitacionesn y Funciones de Excitaciones
00 01 11 10
00 0 0 0 -
01 0 1 0 0
11 0 1 - -
10 - - - -
00 01 11 10
00 0 0 1 -
01 1 1 1 1
11 0 1 - -
10 - - - -
YY
22 YY
11
XCXC XCXC
yy
22
yy
11 yy
22
yy
11
YY
22
= X= X’’
C yC y
11
YY
11
= X + y= X + y
22
’’
yy
11
+ C y+ C y
11
Z = yZ = y
22
Sistemas Digitales 14
Circuito FinalCircuito Final
Si el circuito final tiene retardos de tiempo distintos por compSi el circuito final tiene retardos de tiempo distintos por compuerta, uerta,
esto puede introducir carreras cresto puede introducir carreras crííticas. ticas.
A continuaciA continuacióón, se analizarn, se analizaráá
la naturaleza de estas carreras y la la naturaleza de estas carreras y la
manera de lograr eliminarlas.manera de lograr eliminarlas.
X
C
Z
Y1
Y2
Y2 '
y 2 '
y 1
y 1
Sistemas Digitales 15
Ciclos y CarrerasCiclos y Carreras
��
Un sistema o bien un circuito puede asumir mUn sistema o bien un circuito puede asumir máás de un estado s de un estado
inestable antes de llegar a un nuevo estado estable.inestable antes de llegar a un nuevo estado estable.
��
Si para un estado inicial dado y una transiciSi para un estado inicial dado y una transicióón de las variables n de las variables
de entrada, este tipo de secuencia de estados inestables es de entrada, este tipo de secuencia de estados inestables es
úúnica, se le denomina CICLO. nica, se le denomina CICLO.
Sistemas Digitales 16
00 01 11 10
00 1 2
01 3 2
11 3 4
10 4
YY
22
YY
11
XX
22
XX
11
yy
22
yy
11
Las transiciones del estado Las transiciones del estado
estable 1 proceden a travestable 1 proceden a travéés s
de los estados inestables 2,3 y de los estados inestables 2,3 y
4 hasta el estado estable 4 4 hasta el estado estable 4
cualquier otro inicio en los cualquier otro inicio en los
estados estables seguirestados estables seguiráá
el el
mismo camino hacia el estado mismo camino hacia el estado
estable 4estable 4
CiclosCiclos
Sistemas Digitales 17
00 01 11 10
00 00 01
01 11 01
11 11 10
10 10
YY
22
YY
11
XX
22
XX
11
yy
22
yy
11
Ciclos (estados asignados)Ciclos (estados asignados)
Sistemas Digitales 18
CarrerasCarreras
00 01 11 10
00 1 2
01 2
11 2
10 2
YY
22
YY
11
XX
22
XX
11
yy
22
yy
11 00 01 11 10
00 00 11
01 11
11 11
10 11
YY
22
YY
11
XX
22
XX
11
yy
22
yy
11
Carreras NoCarreras No--CrCrííticasticas
Sistemas Digitales 19
00 01 11 10
00 a a b -
01 b c b b
11 a c - -
10 - - - -
YY
22
YY
11
XX
22
XX
11
yy
22
yy
11
CarrerasCarreras
Carreras CrCarreras Crííticasticas
00 01 11 10
00 00 00 01 -
01 01 11 01 01
11 00 11 - -
10 - - - -
YY
22
YY
11
XX
22
XX
11
yy
22
yy
11
Sistemas Digitales 20
EliminaciEliminacióón de Carreras Crn de Carreras Crííticasticas
Carreras crCarreras crííticas del ejemplo anterior.ticas del ejemplo anterior.
00 01 11 10
00 00 00 01 -
01 01 11 01 01
11 00 11 - -
10 - - - -
YY
22
YY
11
XCXC
yy
22
yy
11
Cuando XC cambia de 01 a 00, Cuando XC cambia de 01 a 00,
el estado estable el estado estable 1111
debe llegar debe llegar
al estado estable al estado estable 00 y 00 y no al no al
estado estableestado estable
01 01 pues aspues asíí
lo lo
indica el estado inestable indica el estado inestable 0000
en en
XC=00, luego hay XC=00, luego hay carrera crcarrera crííticatica
Sistemas Digitales 21
EliminaciEliminacióón de Carreras Crn de Carreras Crííticasticas
Carreras crCarreras crííticas del ejemplo anterior.ticas del ejemplo anterior.
00 01 11 10
00 00 00 01 -
01 01 11 01 01
11 10 11 - -
10 00 - - -
YY
22
YY
11
XCXC
yy
22
yy
11
Al cambiar el estado inestables Al cambiar el estado inestables
00 en 00 en XC=00XC=00
para para yy
22
yy
11
=11=11
al al
estado inestable estado inestable 1010, estamos , estamos
conduciendo al circuito a que conduciendo al circuito a que
secuencia luego al estado secuencia luego al estado
inestable inestable 0000
y finalmente al y finalmente al
estado estable estado estable 0000
Sistemas Digitales 22
EliminaciEliminacióón de Carreras Crn de Carreras Crííticasticas
Carreras crCarreras crííticas del ejemplo anterior.ticas del ejemplo anterior.
Bajo esta nueva situaciBajo esta nueva situacióón, ha cambiado la situacin, ha cambiado la situacióón de las ecuaciones n de las ecuaciones
de estado y se debe volver a la nueva Tabla de Transicide estado y se debe volver a la nueva Tabla de Transicióón.n.
00 01 11 10
00 00 00 01 -
01 01 11 01 01
11 10 11 - -
10 00 - - -
YY
22
YY
11
XCXC
yy
22
yy
11
Sistemas Digitales 23
Mapas de ExcitaciMapas de Excitacióón y Funciones de Excitacionesn y Funciones de Excitaciones
00 01 11 10
00 0 0 0 -
01 0 1 0 0
11 1 1 - -
10 0 - - -
00 01 11 10
00 0 0 1 -
01 1 1 1 1
11 0 1 - -
10 0 - - -
YY
22 YY
11
XCXC XCXC
yy
22
yy
11 yy
22
yy
11
YY
22
= X= X’’
C yC y
1 1 ++
yy
22
yy
1 1 YY
11
= X + y= X + y
22
’’
yy
11
+ C y+ C y
11
Z = yZ = y
22
Nuevo tNuevo téérmino para eliminar carrera crrmino para eliminar carrera crííticatica
Sistemas Digitales 24
X
C
Z
Y1
Y2
Circuito Final Libre de Carreras CrCircuito Final Libre de Carreras Crííticasticas
Sistemas Digitales 25
AsignaciAsignacióón de Estadosn de Estados
Es importante considerar que la asignaciEs importante considerar que la asignacióón de estados debe buscar n de estados debe buscar
la eliminacila eliminacióón de las carreras crn de las carreras crííticas. ticas.
00 01 11 10
1 2 5 8
3 4 5 7
3 2 6 7
1 4 5 7
YY
22
YY
11
XX
11
XX
22
yy
22
yy
11
Sistemas Digitales 26
00 01 11 10
00 a c b a
11 a b b d
10 b c c d
01 d c b d
YY
22
YY
11
yy
22
yy
11
Por ejemploPor ejemplo: si se aplicaraal azar una asignaci: si se aplicara al azar una asignacióón como la que n como la que
se indica en la figura, se podrse indica en la figura, se podríían generar las siguientes an generar las siguientes
carreras crcarreras crííticas:ticas:
XX
11
XX
22
Sistemas Digitales 27
Si se intercambia la asignaciSi se intercambia la asignacióón entre las filas 2 y 4 se logra n entre las filas 2 y 4 se logra
eliminar las carreras creliminar las carreras crííticas.ticas.
00 01 11 10
00 a c b a
01 a b b d
10 b c c d
11 d c b d
YY
22
YY
11
yy
22
yy
11
XX
11
XX
22
Sistemas Digitales 28
Otro ejemplo de asignaciOtro ejemplo de asignacióón de estados que resulta algo mn de estados que resulta algo máás s
complejo es el siguiente. Sea la siguiente tabla de flujo mcomplejo es el siguiente. Sea la siguiente tabla de flujo míínimo:nimo:
00 01 11 10
a a c a
b b c b
a b c d
d d c d
En esta tabla existe En esta tabla existe
carreras crcarreras crííticas hacia el ticas hacia el
estado estable estado estable ““CC””, para , para
XX
11
XX
22
=11 desde m=11 desde máás de un s de un
estado estable.estado estable.
XX
11
XX
22
Sistemas Digitales 29
Para lograr superar Para lograr superar
esta situaciesta situacióón se n se
opta por trabajar opta por trabajar
con tres elementos, con tres elementos,
yy
11
yy
22
yy
33
, tal que la , tal que la
asignaciasignacióón sea la n sea la
siguiente:siguiente:
00 01 11 10
000 a a c a
001 a b c d
011 b b c b
010 - - - -
110 - - - -
111 - - - -
101 d d c d
100 - - - -
XX
11
XX
22
yy
11
yy
22
yy
33
Sistemas Digitales 30
Ejemplo Ilustrativo OperaciEjemplo Ilustrativo Operacióón Nivel (modo fundamental)n Nivel (modo fundamental)
Un circuito de conmutaciUn circuito de conmutacióón secuencial bajo operacin secuencial bajo operacióón de nivel, n de nivel,
tiene 2 terminales de entrada, Xtiene 2 terminales de entrada, X
11
y Xy X
22
y un terminal de salida Z. y un terminal de salida Z.
El circuito trabaja de la manera siguiente:El circuito trabaja de la manera siguiente:
��
Z va a estado Z va a estado ““11””
cuando Xcuando X
11
cambio a estado cambio a estado ““11””..
��
Z va a estado Z va a estado ““00””
cuando Xcuando X
22
cambia a estado cambia a estado ““00””..
��
Ninguna otra secuencia de entrada produce cambios en la Ninguna otra secuencia de entrada produce cambios en la
salida Z. Solamente una entrada puede cambiar de estado a salida Z. Solamente una entrada puede cambiar de estado a
la vez (modo fundamental)la vez (modo fundamental)
��
Obtener:Obtener:
1.1.--
La tabla de Flujo PrimitivaLa tabla de Flujo Primitiva
2.2.--
La tabla de Flujo MLa tabla de Flujo Míínimanima
3.3.--
AsignaciAsignacióón de estados libre de carreras crn de estados libre de carreras crííticas.ticas.
4.4.--
Ecuaciones de las variables de estado.Ecuaciones de las variables de estado.
5.5.--
El diagrama del circuitoEl diagrama del circuito
Sistemas Digitales 31
SoluciSolucióónn
: Tabla de Flujo Primitiva: Tabla de Flujo Primitiva
00 01 11 10 Z
1 2 - 3 0
1 2 4 - 0
5 - 4 3 1
- 6 4 7 1
5 6 - 3 1
1 6 4 - 1
1 - 8 7 0
- 2 8 7 0
XX
11
XX
22
Sistemas Digitales 32
SoluciSolucióónn: Tabla de Flujo M: Tabla de Flujo Míínimanima
Por simple inspecciPor simple inspeccióón se observa que las clases de estado son n se observa que las clases de estado son
las siguientes: las siguientes: a=(1,2); b=(3,5); c=(4,6); d=(7,8)a=(1,2); b=(3,5); c=(4,6); d=(7,8)
00 01 11 10 Z
1 2 4 3 0
5 6 4 3 1
1 6 4 7 1
1 2 8 7 0
XX
11
XX
22
Sistemas Digitales 33
SoluciSolucióónn: Clases de estado en Tabla de Flujo M: Clases de estado en Tabla de Flujo Míínimanima
00 01 11 10 Z
00 a a c b 0
01 b c c b 1
11 a c c d 1
10 a a d d 0
XX
11
XX
22
y1y2y1y2
Sistemas Digitales 34
SoluciSolucióónn: Asignaci: Asignacióón de Estadosn de Estados
yy
11
yy
22 00 01 11 10
00 00 00 11 01
01 01 11 11 01
11 00 11 11 10
10 00 00 10 10
XX
11
XX
22
YY
11
YY
22
yy
11
yy
22 00 01 11 10
00 0 0 - -
01 1 1 1 1
11 - 1 1 -
10 0 0 0 0
XX
11
XX
22
ZZ
Carreras CrCarreras Crííticasticas
Sistemas Digitales 35
yy
11
yy
22 00 01 11 10
00 00 00 01 01
01 01 11 11 01
11 10 11 11 10
10 00 00 10 10
XX
11
XX
22
YY
11
YY
22
yy
11
yy
22 00 01 11 10
00 0 0 - -
01 1 1 1 1
11 - 1 1 -
10 0 0 0 0
XX
11
XX
22
ZZ
SoluciSolucióónn: Asignaci: Asignacióón de Estados Libre de Carreras Crn de Estados Libre de Carreras Crííticasticas
Sistemas Digitales 36
yy
11
yy
22 00 01 11 10
00 0 0 0 0
01 0 1 1 0
11 1 1 1 1
10 0 0 1 1
XX
11
XX
22
YY
11
= x2y2 + y1y2 + x1y1= x2y2 + y1y2 + x1y1
SoluciSolucióónn: Ecuaciones de Variables de Estado Y: Ecuaciones de Variables de Estado Y
11
y Yy Y
22
yy
11
yy
22 00 01 11 10
00 0 0 1 1
01 1 1 1 1
11 0 1 1 0
10 0 0 0 0
XX
11
XX
22
YY
22
= x1y1= x1y1’’
+ y1+ y1’’y2 + x2y2y2 + x2y2
Sistemas Digitales 37
yy
11
yy
22 00 01 11 10
00 0 0 - -
01 1 1 1 1
11 - 1 1 -
10 0 0 0 0
XX
11
XX
22
ZZ
= y= y
22
SoluciSolucióónn: Ecuaci: Ecuacióón de Salida Zn de Salida Z
Sistemas Digitales 38
SoluciSolucióónn: Ecuaciones Finales de Estado: Ecuaciones Finales de Estado
YY11
= x= x22
yy22
+ y+ y11
yy22
+ x+ x11
yy11
YY22
= x= x11
yy11
’’
+ y+ y11
’’yy22
+ x+ x22
yy22
ZZ
= y= y22
Sistemas Digitales 39
X1 X2 y1
y2
y1'
y1
y2
Z
Y1
Y2
SoluciSolucióónn: Diagrama del Circuito: Diagrama del Circuito
Sistemas Digitales 40
∆t
∆t
Lógica
Combinacio
nal
XX
11
XX
22
ZZ
YY11
YY22yy22
yy11
EjercicioEjercicio
La figura y las ecuaciones siguientes definen un circuito La figura y las ecuaciones siguientes definen un circuito
secuencial assecuencial asííncrono en modo fundamental.ncrono en modo fundamental.
YY
11
= x= x
22
’’yy
22
+ x+ x
11
yy
11
+x+x
11
xx
22
’’
YY
22
= x= x
11
’’yy
22
+ x+ x
11
’’xx
22
+ x+ x
22
yy
11
Z = xZ = x
11
xx
22
’’
+ x+ x
22
yy
11
’’
+ x+ x
11
’’yy
22
a.a.
Obtenga una tabla de Obtenga una tabla de
flujoflujo
b.b.
Utilice la tabla de flujo Utilice la tabla de flujo
preparada en la parte preparada en la parte
(a) para determinar la (a) para determinar la
secuencia de salida secuencia de salida
correspondiente a la correspondiente a la
secuencia de entrada secuencia de entrada
xx
11
xx
22
= 00, 01, 11, 10, = 00, 01, 11, 10,
11, 01, 00, 10 si las 11, 01, 00, 10 si las
llííneas de retardo se neas de retardo se
encuentran inicialmente encuentran inicialmente
en cero (estado estable en cero (estado estable
xx
11
= x= x
22
= y= y
11
= y= y
22
= 0).= 0).
Sistemas Digitales 41
yy
11
yy
22 00 01 11 10
00 0 0 0 1
01 1 0 0 1
11 1 0 1 1
10 0 0 1 1
XX
11
XX
22
YY
11
= x2= x2’’y2 + x1y1 +x1x2y2 + x1y1 +x1x2’’
yy
11
yy
22 00 01 11 10
00 0 1 0 0
01 1 1 0 0
11 1 1 1 0
10 0 1 1 0
XX
11
XX
22
YY
2 2 = x1= x1’’y2 + x1y2 + x1’’x2 + x2y1x2 + x2y1
SoluciSolucióón: variables de estado n: variables de estado
Sistemas Digitales 42
yy
11
yy
22 00 01 11 10
00 0 1 1 1
01 1 1 1 1
11 1 1 0 1
10 0 0 0 1
XX
11
XX
22
Z = x1x2Z = x1x2’’
+ x2y1+ x2y1’’
+ x1+ x1’’y2y2
SoluciSolucióón: salidan: salida
Sistemas Digitales 43
SoluciSolucióónn: Tabla de Flujo M: Tabla de Flujo Míínimanima
yy
11
yy
22 00 01 11 10
00 00 01 00 10
01 11 0100 10
11 11 01 11 10
10 00 01 11 10
XX
11
XX
22
YY
11
YY
22
yy
11
yy
22 00 01 11 10
00 0 1 1 1
01 1 1 1 1
11 1 1 0 1
10 0 0 0 1
XX
11
XX
22
ZZ
Sistemas Digitales 44
SoluciSolucióónn: Clases de estado en Tabla de Flujo M: Clases de estado en Tabla de Flujo Míínimanima
yy
11
yy
22 00 01 11 10
00 a b a d
01 c b a d
11 c b c d
10 a b c d
XX
11
XX
22
YY
11
YY
22
yy
11
yy
22 00 01 11 10
00 0 1 1 1
01 1 1 1 1
11 1 1 0 1
10 0 0 0 1
XX
11
XX
22
ZZ
Sistemas Digitales 45
X1X2 00 01 11 10 11 01 00 10
Estado a b a d c b c d
Z 0 1 1 1 0 1 1 1
SoluciSolucióónn: secuencia de salida: secuencia de salida
Sistemas Digitales 46
Encuentre las ecuaciones de estado, libre de carreras crEncuentre las ecuaciones de estado, libre de carreras crííticas, para ticas, para
un circuito secuencial asun circuito secuencial asííncrono que posee dos entradas, X1 y X2 y ncrono que posee dos entradas, X1 y X2 y
una salida Z. El circuito se caracteriza porque:una salida Z. El circuito se caracteriza porque:
��
Trabaja en modalidad fundamentalTrabaja en modalidad fundamental
��
La frecuencia de la seLa frecuencia de la seññal de una de las entradas X es 4 veces al de una de las entradas X es 4 veces
la frecuencia de la sela frecuencia de la seññal de salida en Z.al de salida en Z.
��
La frecuencia de la seLa frecuencia de la seññal de una de las entradas X es 2 veces al de una de las entradas X es 2 veces
la frecuencia de la sela frecuencia de la seññal de salida en Z.al de salida en Z.
��
Las seLas seññales de entrada y salida varales de entrada y salida varíían entre niveles binarios 0 an entre niveles binarios 0
y 1.y 1.
EjercicioEjercicio
Sistemas Digitales 47
XX11
XX22
ZZ
SoluciSolucióónn
Diagrama de tiempo de acuerdo a condiciones del Diagrama de tiempo de acuerdo a condiciones del
problemaproblema
Sistemas Digitales 48
SoluciSolucióónn
X1 X2 X1 X2 Z
0 0 0 0 0
1 0 0 1 0
1 1 1 1 0
0 1 1 0 0
1 1 1 1 0
1 0 0 1 0
0 0 0 0 1
1 0 0 1 1
1 1 1 1 1
0 1 1 0 1
1 1 1 1 1
1 0 0 1 1
0 0 0 0 0
1 0 0 1 0
1 1 1 1 0
0 1 1 0 0
1 1 1 1 0
1 0 0 1 0
00 01 11 10 Z
1 4 - 2 0
5 - 3 2 0
- 4 3 2 0
5 4 3 - 0
5 8 - 6 1
1 - 7 6 1
- 8 7 6 1
1 8 7 - 1
Tabla de Flujo PrimitivaTabla de Flujo Primitiva
XX
11
XX
22
Sistemas Digitales 49
2 1-5
3 √ √
4 1-5 √ √
5
1-5
2-6
3-7
4-8
2-6 4-8
6 2-6
2-6
3-7
1-5
3-7 1-5
7
4-8
2-6
3-7
2-6
3-7
4-8 √ √
8 4-8
1-5
3-7
3-7
4-8 1-5 √ √
1 2 3 4 5 6 7
Tabla de ImplicanciaTabla de Implicancia
Sistemas Digitales 50
Clases de Estado y Tabla MClases de Estado y Tabla Míínimanima
ClasesClases: : aa
= {1,3} ; = {1,3} ; bb
= {2,4} ;= {2,4} ;
cc
= {5,7} ; = {5,7} ; dd
= {6,8}= {6,8}
X1
X2 Z(X1
X2
)
00 01 11 10 00 01 11 10
00 a b a b 00 0 -- 0 --
01 c b a b 01 -- 0 -- 0
11 c d c d 11 1 -- 1 --
10 a d c d 10 -- 1 -- 1
Tabla MTabla Míínimanima
Sistemas Digitales 51
AsignaciAsignacióón de Estados y Ecuaciones de Estadon de Estados y Ecuaciones de Estado
ClasesClases: : aa
= 00 ; = 00 ; bb
= 01 ;= 01 ;
cc
= 11 ; = 11 ; dd
= 10= 10
X1
X2 Z(X1
X2
)
00 01 11 10 00 01 11 10
00 00 01 00 01 00 0 -- 0 --
01 11 01 00 01 01 -- 0 -- 0
11 11 10 11 10 11 1 -- 1 --
10 00 10 11 10 10 -- 1 -- 1
YY
11
= y= y
22
xx’’
11
xx’’
22
+ y+ y
11
xx
22
+ y+ y
11
xx
11
YY
22
= y= y’’
11
xx’’
11
xx
22
+ y+ y’’
11
xx
11
xx’’
22
+ y+ y
22
xx’’
11
xx’’
22
+ y+ y
11
xx
11
xx
22
Z = yZ = y
11
Slide Number 1
Slide Number 2
Slide Number 3
Slide Number 4
Slide Number 5
Slide Number 6
Slide Number 7
Slide Number 8
Slide Number 9
Slide Number 10
Slide Number 11
Slide Number 12
Slide Number 13
Slide Number 14
Slide Number 15
Slide Number 16
Slide Number 17
Slide Number 18
Slide Number 19
Slide Number 20
Slide Number 21
Slide Number 22
Slide Number 23
Slide Number 24
Slide Number 25
Slide Number 26
Slide Number 27
Slide Number 28
Slide Number 29
Slide Number 30
Slide Number 31
Slide Number 32
Slide Number 33
Slide Number 34
Slide Number 35
Slide Number 36
Slide Number 37
Slide Number 38
Slide Number 39
Slide Number 40
Slide Number 41
Slide Number 42
Slide Number 43
Slide Number 44
Slide Number 45
Slide Number 46
Slide Number 47
Slide Number 48
Slide Number 49
Slide Number 50
Slide Number 51