Para esta questão, assinale, com “V”, a(s) afirmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s). (_) Em Verilog, a...

Para esta questão, assinale, com “V”, a(s) afirmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s).

(_) Em Verilog, a definição “ reg [7:0] Memory[255:0];” define um vetor de registradores com oito (zero a sete) linhas e com uma largura de 256 (0 a 255) bits.
(_) Em Verilog, a definição “ inout” indica que o pino do circuito permite apenas a entrada de valores.
(_) Verilog permite a manipulação de “if ternário” igual à linguagem C/C++. Por exemplo, a linha “ data[7:0] = (~rw && en) ? 8'bz : databuffer[7:0];” consiste em um “if ternário”.
(_) Em manipulação de hardware, o bit menos significativo (LSB; Least Significant Bit - em português, bit menos significativo) é o bit mais à direita, referenciado como “bit 0”.
• V; F; F; V.
• F; V; F; V.
• V; V; F; F.
• V; F; V; F.
✓ F