Projete um circuito que gere o bit de paridade de uma palavra de 4 bits. Considere paridade par (o número total de 1’s na palavra com 5 bits deve ser par). Escreva a tabela-verdade, com os quatro bits de entrada (ABCD) e uma saída P, que é o bit de paridade, e projete o circuito usando um mapa de Karnaugh. Coloque o bit P como o mais significativo na palavra de 5 bits final. Implemente o circuito: (i) com o menor
número de portas lógicas de duas entradas e (ii) utilizando apenas portas NAND de duas entradas.
Contextualização:
Bit de paridade é usado para detectar erros em transmissões geralmente de caracteres para evitar erros na transmissão é adicionado um bit de paridade, um bit a mais que segue duas regras simples:
Se o número de bits "1" da mensagem for ímpar adiciona-se um "1" no final da mensagem
Se o número de bits "1" da mensagem for par é adicionado um "0" no final da mensagem
Assim se existir um número ímpar de bits "1" na mensagem, e o bit de paridade for "0" o computador saberá que ocorreu um erro na transmissão, pois se existir um número ímpar de bits "1", pela regra deveria ser enviado o bit de paridade "1".
Resolução:
Primeiro monta a tabela verdade, depois através da tabela verdade com o auxílio do mapa de Karnaugh achamos a equação de P.
w:tbl>
$$P=ar Aar Bar CD+ar Aar BCar D+ar ABar Car D+ar ABCD+ABar CD+ABCar D+Aar Bar Car D+Aar B CD$$
Para escrever sua resposta aqui, entre ou crie uma conta.
Compartilhar