alguém me ajuda a entender o divisor de frequência da disciplina Sistemas Digitais ?

Milena, um divisor de frequência é uma conexão entre FFs tipo JK de forma assíncrona, sendo o clock de descida. As entradas dos FF têm valor lógico 1; o clock deste 1º FF é ligado na saída do 2º, assim como o clock do 2º é ligado na saída do terceiro, e assim por diante. A divisão de frequências acontece da seguinte forma: supondo que o clock tem uma frequência f e que as saídas dos FF são inicialmente zero e que a saída do 1º FF comuta com a borda de descida do FF (a comutação é devido ao valor 1 das entradas JK), quando os pulsos de clock completarem um período completo a saída do 1º FF estará na metade do seu período, pois no perído do clock há uma sequência descida-subida-descida do clock, na qual a saída do 1º FF tem sua sequência subida-descida. A subida seguinte da saída do 1º FF ocorrerá na próxima borda de descida do clock, que ocorre logo após uma borda de subida, passando-se um intervalo de tempo igual ao dobro do período de clock, e um período completo da saída do 1º FF. No caso do divisor de frequência, o clock de um FF (com exceção do 1º) é dado pela saída de seu antecessor; nesse caso, ocorre um processo análogo ao do 1º FF com os pulsos de clock: a saída de um FF tem período igual ao dobro de seu clock, ou seja, um FF tem um período duas vezes maior que o seu antecessor. Como os períodos vão sendo multiplicados por 2, as frequências são divididas por 2. Isso caracteriza um divisor de frequências com FF. De forma geral, para um divisor com N FFs, a frequência de saída do último FF é igual a 1/(2^N) da frequência de clock, assim como seu período é 2^N do período de clock. 

Acho que falei de mais né kk mas é assim mesmo, na verdade fica mais fácil explicando por figuras dos pulsos de clock. Espero ter ajudado.