G2 – FSM G3 – Verilog - Máquina de Moore diagrama de estados - Unisinos

Preciso fazer diagrama de estados, desenhar datapath necessário e escrever Verilog para a especificação abaixo.

• Aguarda sinal de start

• Converter A e B (cada um 4 bits) para 7 segmentos e mostrar nos displays

• Conta até 6

• If A > B fazer A – B else converter AB para Gray

• Mostra resultado (A-B ou AB) no display

• Conta até 3

• If A < B volta para estado inicial else parar

Alguém já fez ou sabe me explicar como faço com apenas um contador e a parte final de voltar para o inicio?