ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES Atividade 4 (A4)

Prévia do material em texto

Minhas Disciplinas 202210.ead-29782214.06 - ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES - GR0113
UNIDADE 4 Atividade 4 (A4)
Iniciado em domingo, 20 mar 2022, 15:33
Estado Finalizada
Concluída em domingo, 20 mar 2022, 15:49
Tempo
empregado
15 minutos 34 segundos
Avaliar 8,00 de um máximo de 10,00(80%)
Questão 1
Correto
Atingiu 1,00 de 1,00
No desenvolvimento de sistemas digitais, podemos utilizar abordagens top-down e botton-up. Na top-down, o processo de
desenvolvimento se faz de cima para baixo, especi�cando o elemento mais global e realizando subdivisões sucessivas, até obter um
nível desejável de funcionalidade e de complexidade. Na metodologia botton-up, realiza-se a interligação de componentes
previamente criados. Tais componentes – que criados criados na top-down e utilizados na botton-up– são denominados IP Core
(Intellectual Property Core– em português, núcleo de propriedade intelectual). 
Para esta questão, suponha os seguintes elementos:
I – codi�cação em HDL;
II – biblioteca de componentes;
III – diagrama esquemático que representa a interligação de componentes digitais;
IV – produto �nal (chip ou solução baseada em FPGA).
Agora, selecione a opção que contém as sequências de elementos nas abordagens top-down e botton-up, respectivamente.
a. II → IV e I → III → IV.
b. I → III → IV e III → IV.
c. I → III → IV e II
→ IV.
 Resposta correta: a abordagem top-down começa no nível mais alto de abstração – no caso,
representado pela codi�cação HDL – e com o mapeamento de componentes eletrônicos até chegar ao
produto �nal. Por sua vez, na botton-up, os elementos para gerar o produto �nal são coletados a partir
da biblioteca de componentes. Na prática, a fase III (diagrama esquemático) pode não estar
claramente representada. A partir de ambientes integrados de implementação e de síntese, geram-se
as informações a serem descarregadas para o FPGA diretamente, a partir da codi�cação HDL. Os
componentes da biblioteca são, também, gerados diretamente, a partir da codi�cação HDL.
d. I → IV → III e II → IV.
e. III → IV e II → IV.
A resposta correta é: I → III → IV e II → IV.
NAP CPA
https://ambienteacademico.com.br/my/
https://ambienteacademico.com.br/course/view.php?id=6203
https://ambienteacademico.com.br/course/view.php?id=6203&section=5
https://ambienteacademico.com.br/mod/quiz/view.php?id=162577
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 2
Correto
Atingiu 1,00 de 1,00
Quando são realizadas a caracterização e certas re�exões sobre processadores CISC, sempre vêm à tona as suas instruções, que têm
menor complexidade em relação às dos processadores RISC. Consequentemente, o seu hardwareé, igualmente, menos complexo. A
baixa complexidade das instruções faz com que possam ser executadas em apenas um ciclo de instrução, municiando o pipeline com
mais e�ciência. 
Para esta questão, analise as a�rmativas a seguir e as avalie como verdadeiras (“V”) ou como falsas (“F”).
I – Ter um hardware menos complexo signi�ca fazer um menor percurso para a propagação dos sinais internos. Consequentemente,
há um tempo de propagação menor, o que proporciona a possibilidade de trabalhar com frequências de clock maiores.
II – Com todas as instruções sendo executadas em apenas um ciclo de máquina, o controle do pipeline se torna mais simples,
possibilitando uma maior e�ciência.
III – Um hardware menos complexo signi�ca uma alta limitação do processamento das instruções, fazendo com que máquinas RISC
executem um número muito maior de instruções em comparação com as máquinas CISC. Esse fato faz com que as máquinas RISC
sejam sempre menos e�cientes em relação às CISC.
IV – Com um hardware menos complexo, pode-se criar projetos que apresentem uma menor dissipação de potência, o que
proporciona um menor consumo energético. (V)
Agora, assinale a alternativa que você julgue ser a correta.
a. Apenas as a�rmativas II, III e IV são verdadeiras.
b. Apenas as a�rmativas
I, II e IV são
verdadeiras.
 Resposta correta: circuitos menos complexos têm, como consequência, uma menor dissipação
de potência; um trajeto menor para a propagação dos sinais; e, consequentemente, um tempo
menor de propagação. Como a frequência de operação é inversa ao tempo, podem-se aplicar
frequências maiores para a sincronização do processador. Quanto à e�ciência computacional,
não é possível tirar conclusões comparativas com um processador CISC sem conhecer os
pormenores de seu processamento.
c. Apenas as a�rmativas I, II e III são verdadeiras.
d. Apenas as a�rmativas I e II são verdadeiras.
e. Apenas as a�rmativas II e IV são verdadeiras.
A resposta correta é: Apenas as a�rmativas I, II e IV são verdadeiras.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 3
Correto
Atingiu 1,00 de 1,00
Existem algumas abordagens de processadores. As mais conhecidas são CISC (Complex Instruction Set Computer– em português,
computador com conjunto de instruções complexas), RISC (Reduced Instruction Set Computer– em português, computador com
conjunto de instruções reduzidas) e VLIW (Very Long Instruction Word– em português, palavra de instrução muito longa). Alguns
processadores adotam, ainda, alguma abordagem híbrida, como é o caso da linha x64, que integra as abordagens CISC e RISC. 
Para esta questão, analise as a�rmativas a seguir.
I – Nos processadores CISC, a quantidade de registradores GPR tende a ser maior em relação à das máquinas RISC.
II – As instruções dos processadores RISC têm um tamanho único.
III – Os processadores RISC apresentam uma alta otimização em relação ao seu pipeline.
IV – Nos processadores RISC, as instruções são divididas em micro-operações – razão do nome “instruções reduzidas”.
Agora, assinale a alternativa correta.
a. Apenas as a�rmativas II, III e IV são verdadeiras.
b. Apenas as a�rmativas II e IV são verdadeiras.
c. Apenas as a�rmativas I e IV são verdadeiras.
d. Apenas as a�rmativas I, II e III são verdadeiras.
e. Apenas as a�rmativas II e III são
verdadeiras.
 Resposta correta: realmente, os processadores RISC tendem a conter um número
maior de registradores em relação aos CISC, para que possam otimizar a sua
utilização e proporcionar ganhos ao já otimizado pipeline. Além disso, as operações
RISC, de tamanho único, não são subdivididas em micro-operações.
A resposta correta é: Apenas as a�rmativas II e III são verdadeiras.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 4
Correto
Atingiu 1,00 de 1,00
As duas �loso�as reinantes, atualmente, no mercado dos computadores são a CISC (Complex Instruction Set Computer – em
português, computador com conjunto de instruções complexas) e a RISC (Reduced Instruction Set Computer – em português,
computador com conjunto de instruções reduzidas). Alguns processadores adotam, ainda, uma �loso�a híbrida – ou seja, uma fusão
entre CISC e RISC. As máquinas RISC têm, como grande vantagem, um melhor aproveitamento de seu pipeline, devido à simplicidade
de suas instruções e à baixa quantidade de modos de endereçamento. Nesta questão, associe as características à �loso�a CISC
(marcando o item com “C”) ou à �loso�a RISC (marcando-o com “R”). 
(_) Vários conjuntos de registradores.
(_) Instruções de múltiplos ciclos.
(_) Possibilidade de acesso à memória por meio de várias instruções.
(_) Acesso à memória apenas pelas instruções load e store.
(_) Instrução dividida em micro-operações. 
(_) Máquina de três operandos.
Assinale a alternativa que você julgue ser a correta:
a.  R; C; R; C; C; R.
b. R; C; C; R; R; C.
c. C; R; C; R; C; R.
d. R; C; C; R; C; R.  Resposta correta: os processadores RISC otimizam a manipulação dos registradores,devido ao fato
de conterem instruções de três operandos (maior reaproveitamento de informações); e ao fato de
mapear os registradores em conjuntos, o que possibilita o mecanismo de janela de registradores. O
datapath menos complexo do RISC se deve aos poucos formatos de instruções e de formas de
endereçamento – inclusive, as únicas instruções que fazem acesso à memória são load e store.
Quanto aos processadores CISC, suas instruções consomem vários ciclos de instruções, pois são
divididas em micro-operações, frente ao único ciclo dos RISC). 
e. C; R; R; C; R; C.
A resposta correta é: R; C; C; R; C; R.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 5
Correto
Atingiu 1,00 de 1,00
Processadores DSP (Digital Signal Processors– em português, processadores de sinais digitais) são construídos para aplicações que
necessitem realizar o processamento de sinais digitais – controle industrial, instrumentação biomédica, controles aviônicos e
processamento de áudio e de vídeo. Sendo assim, a sua estrutura é otimizada para tal �nalidade. Dentre as otimizações existentes,
podemos destacar a presença de dois datapaths para processamento paralelo. 
Para esta questão, classi�que, com “V”, a(s) a�rmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s):
(_) O DSP trabalha com o chamado fetch packet– um agrupamento de oito instruções passíveis de serem paralelizadas.
(_) A memória cache do DSP segue, assim como os processadores RISC, a arquitetura de Harvard.
(_) Cada datapath apresenta o seu próprio banco de registradores para aumentar a e�ciência do pipeline.
(_) O pipelineé inerente apenas às fases busca das instruções (program fetch), despacho das instruções (instruction dispatch) e
decodi�cação da instrução (instruction decode).
Agora, selecione a alternativa que contém a sequência correta.
a. F; F; V; F.
b. V; V; F; F.
c. F; V; F; F.
d. V; V; V; F.  Resposta correta: o DSP segue uma �loso�a VLIW (Very Long Instruction Word– em português,
palavra de instrução muito longa), em que um grupo de instruções é coletado, para que as
instruções sejam paralelizáveis em seus dois datapaths (cada datapath contém quatro unidades
funcionais de processamento). Além disso, cada datapth apresenta o seu próprio conjunto de
registradores (cujos dados podem ser intercambiados) para que a execução seja realizada com
pipeline em todas as etapas do ciclo de instrução.
e. V; F; V; F.
A resposta correta é: V; V; V; F.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 6
Incorreto
Atingiu 0,00 de 1,00
O processador MIPS é um exemplo de arquitetura RISC. Sendo assim, podemos relacioná-lo a algumas características dos
processadores RISC: poucos formatos de instruções; máquina de três operandos; e transferência de informações entre a memória e o
banco de registradores por intermédio apenas das instruções load e store. Tais particularidades podem ser identi�cadas quando
analisamos o seu datapath. 
Esta questão é baseada no datapath do processador MIPS. Analise as a�rmativas a seguir, classi�cando-as com “V” (verdadeiras) ou
com “F” (falsas).
(_) Os opcodes das instruções são representados pelos bits de 26 a 31.
(_) Nas instruções do tipo “add reg3, reg2, reg1”, o registrador destino é mapeado pelos bits [15:11]; e as fontes, pelos bits [25:21] e
[20:16].
(_) Os valores produzidos pela ALU podem ser diretamente gravados na memória de dados.
(_) O MIPS também usa a abordagem da arquitetura de Harvard em seu sistema de memória.
Agora, selecione a alternativa correta.
a. V; V; F; V.
b. V; V; F; V.
c. V; V; F; V.
d. V; V; F; V.  Resposta incorreta: sugerimos a releitura do e-book. Foque, mais especi�camente, o conteúdo
relacionado ao datapath do MIPS. Procure seguir o �uxo das informações, imaginando operações
– por exemplo, as aritméticas. Lembre-se de que o opcode das instruções é direcionado à
unidade de controle, para que sejam gerados sinais de controle. Lembrem-se, também, de que
as instruções de ULA são do tipo registrador-registrador, cujo acesso à memória é realizado pelas
das operações load e store.
e. V; V; F; V.
A resposta correta é: V; V; F; V.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 7
Correto
Atingiu 1,00 de 1,00
Segundo a taxonomia de Flynn, um sistema computacional pode ser classi�cado de acordo com os �uxos de instruções e de dados.
Dentro dessa classi�cação, encontramos os seguintes itens: SISD, SIMD, MISD e MIMD. Especi�camente sobre as máquinas SIMD
(Single Instruction, Multiple Data – em português, única instrução, múltiplos dados), podemos mencionar que sua aplicação é mais
voltada para códigos que manipulam, por exemplo, matrizes ou vetores, cujas células são manipuladas paralelamente
(processamento não sequencial).
Re�ita sobre os itens a seguir e assinale aquele(s) que apresenta(m) um melhor resultado quando forem aplicados a uma estrutura
SIMD. 
(_) I - Sistemas meteorológicos.
(_) II - Instruções MMX, que poderão ser executadas nas GPUs (Graphic Processing Unit).
(_) III - Sistemas comerciais baseados em cliente-servidor.
(_) IV - Sistemas de geoprocessamento. 
Assinale a alternativa que apresente a sequência correta:
a. Somente I, II e IV.   Resposta correta: todas as opções apresentadas, excetuando o cliente-servidor, são
aplicações baseadas em vetores e em matrizes. Sendo assim, justi�cam a utilização
do paradigma SIMD. A aplicação do tipo cliente-servidor é puramente sequencial: o
cliente depende do resultado do processamento do servidor.
b. Somente III e IV. 
c. Somente I, II e III. 
d. Somente II, III e IV. 
e. Somente I e IV. 
A resposta correta é: Somente I, II e IV. 
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 8
Incorreto
Atingiu 0,00 de 1,00
A utilização de processadores ARM (Advanced RISC Machine– em português, máquina RISC avançada) vem ganhando espaço,
ultimamente, por sua e�ciência computacional e por seu baixo consumo energético. O ARM, originalmente baseado no Berkeley RISC
I, foi concebido, na metade da década de 1980, pela empresa Acorn Computers. 
Atualmente, vários fabricantes produzem processadores baseados no ARM, dentre os quais podemos citar Intel, Samsung, Nvidia,
Atmel e Texas Instruments. 
Para esta questão, marque, com “V”, a(s) a�rmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s).
(_) O campo cond no formato das instruções auxilia o pipeline a evitar instruções condicionais desnecessárias.
(_) Pelo fato de o ARM ser derivado do RISC, é uma máquina de três operandos e apresenta arquitetura de Harvard.
(_) Os acessos à memória podem ser realizados por intermédio de instruções do tipo load, store e mov.
(_) Ao contrário da família x64, os dispositivos de I/O do ARM são mapeados como endereços de memória.
Agora, selecione a alternativa que contém a sequência correta.
a. F; V; F; V.
b. V; F; V; V.
c. V; V; F; V.
d. F; V; V; F.
e. V; F; V; F.  Resposta incorreta: sugerimos a releitura do e-book. Reveja as principais características do ARM,
relacionando-as às características dos processadores RISC. Como sugestão, convidamos você a re�etir
sobre alguns aspectos que in�uenciam, diretamente,e a performance computacional: I. Desvios
condicionais representam uma das classes de instrução que impactam negativamente o pipeline; II.
Para diminuir a quantidade de hazards de dados no pipeline, devemos conseguir reaproveitar, ao
máximo, os dados armazenados nos registradores, evitando sobrescritas desnecessárias; III. A reduçãode modos de endereçamento torna, por exemplo, a unidade de controle mais e�ciente.
A resposta correta é: V; V; F; V.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 9
Correto
Atingiu 1,00 de 1,00
A família TMS320C67X engloba processadores do tipo DSP (Digital Signal Processors– em português, processadores de sinais digitais).
Os DSPs são processadores otimizados para executar códigos voltados ao processamento de sinais digitais. Mais especi�camente em
relação ao TMS320C67X, podemos mencionar que são constituídos por dois datapaths, que integram os seguintes submódulos: “.L”,
“.S”, “.M” e “.D” – tendo otimizações para funções especí�cas. 
Para esta questão, associe as funcionalidades aos módulos citados (marcando-os com “L”, com “S”, com “M” ou com “D”):
(_) otimizado para operações do tipo multiplicação;
(_) responsável pelas transferências de dados entre a memória e o banco de registradores;
(_) otimizado para executar desvios condicionais;
(_) otimizado para operações aritméticas, de comparação, lógicas e de deslocamento.
Agora, selecione a alternativa que contém a sequência correta.
a. M; D; S; L.  Resposta correta: realmente, o módulo “M” é otimizado para multiplicações. O módulo
“D” realiza o interfaceamento entre o banco de registradores e o módulo “DMA, EMIF”. A
unidade “S” visa, dentre outras funcionalidades, aos desvios condicionais. Por �m, “L”
desempenha as operações básicas (aritméticas, comparação, lógicas e deslocamento).
b. S; M; S; L.
c. M; D; L; S.
d. M; S; D; L.
e. L; D; S; M.
A resposta correta é: M; D; S; L.
NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 10
Correto
Atingiu 1,00 de 1,00
Uma das características marcantes dos processadores RISC é a utilização de janelas de registradores. Em tal abordagem, os
registradores são agrupados de forma que cada janela seja alocada para uma função do código. Assim, tem-se os registradores ditos
temporários, que visam a estabelecer a interface entre a evocação e o retorno das funções. Dessa forma, pode-se evitar a reutilização
indevida dos registradores e, portanto, a sobrescrita de valores de forma prematura.Para esta questão, preencha, apropriadamente,
as lacunas do texto a seguir.
A utilização das janelas de registradores consiste em uma otimização cuja abordagem se baseia em ____. Na abordagem por ____, os
registradores são utilizados de acordo com uma análise do código. Na abordagem por ____, os conjuntos de registradores atuam
como um bu�er ____, caso em que são necessários registradores de índices para as regiões da janela salva e da janela atual.
Agora, assinale a alternativa que contém a ordem correta de preenchimento.
a. Hardware; software; hardware;
circular.
 Resposta correta: a sua resposta está correta. Realmente, na abordagem via hardware,
os grupos de registradores atuam como um bu�er circular no mecanismo de janelas de
registradores. Por sua vez, na abordagem via software, uma análise do código é
realizada pelo compilador, a �m de otimizar o uso dos grupos de registradores.
b. Software; hardware; software; linear.
c. Hardware; software; hardware; linear.
d. Software; hardware; software; circular.
e. Hardware; hardware; software; circular.
A resposta correta é: Hardware; software; hardware; circular.
◄ Compartilhe
Seguir para...
Revisão Atividade 4 (A4) ►
NAP CPA
https://ambienteacademico.com.br/mod/forum/view.php?id=162572&forceview=1
https://ambienteacademico.com.br/mod/quiz/view.php?id=162578&forceview=1
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html