ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES - AV

Prévia do material em texto

Disciplina: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES 
	AV
	Aluno: 
	
	Professor: WAGNER DE SOUSA SANTOS
 
	Turma: 9003
	EEX0008_AV_ (AG) 
	 21/02/2022 14:03:19 (F) 
			Avaliação:
8,0
	Nota Partic.:
	Av. Parcial.:
2,0
	Nota SIA:
10,0 pts
	 
		
	00105-TETI-2006: LÓGICA DIGITAL
	 
	 
	 1.
	Ref.: 5277722
	Pontos: 0,00  / 1,00
	
	Assinale a alternativa que apresenta a sequência correta da saída (S) da Tabela Verdade para o circuito lógico, conforme a seguinte entrada de dados:
		
	
	10101010
	 
	01110111
	
	11100111
	 
	10001000
	
	11111100
	
	
	 2.
	Ref.: 5284689
	Pontos: 0,00  / 1,00
	
	A partir da expressão: A + (B . C). Escolha a única alternativa que representa uma expressão equivalente.
		
	
	A + C
	 
	(A . B) + (A . C)
	 
	(A + B) . (A + C)
	
	A + B
	
	A
	
	
	 
		
	00248-TETI-2006: COMPONENTES DE HARDWARE
	 
	 
	 3.
	Ref.: 5236439
	Pontos: 1,00  / 1,00
	
	A instrução de máquina:
ADD A, B, C
Possui:
		
	
	Dois operadores, dois operandos.
	
	Quatro operadores.
	
	Três operadores, três operandos.
	
	Um operando, três operadores.
	 
	Um operador, três operandos.
	
	
	 4.
	Ref.: 5250383
	Pontos: 1,00  / 1,00
	
	O tipo de transmissão na qual o periférico é conectado ao dispositivo controlador ou interface de E/S por várias linhas de transmissão de dados, de modo que a transferência de dados é realizada um bit em cada linha, com todos os bits alinhados dentro do mesmo intervalo de tempo de transmissão é denominado:
		
	
	Serial
	 
	Paralela
	
	Purga
	
	Direta
	
	Pulsar
	
	
	 
		
	00394-TETI-2006: PROCESSAMENTO EM PARALELO
	 
	 
	 5.
	Ref.: 5284714
	Pontos: 1,00  / 1,00
	
	Com relação a processadores, considere as afirmativas a seguir.
I. Arquiteturas superescalares podem executar instruções concorrentemente em pipelines diferentes.
II. O superpipeline permite a execução de duas tarefas em um único ciclo de clock do processador.
III. Multiprocessadores simétricos compartilham a utilização da memória principal.
IV. A utilização de uma memória cache L2 compartilhada em processadores multicore é vantajosa em threads que possuem alta localidade.
 
Assinale a alternativa correta:
		
	
	Somente as afirmativas I e IV são corretas.
	
	Somente as afirmativas III e IV são corretas.
	
	Somente as afirmativas I e II são corretas.
	
	Somente as afirmativas II, III e IV são corretas.
	 
	Somente as afirmativas I, II e III são corretas.
	
	
	 
		
	00403-TETI-2009: BASE COMPUTACIONAL
	 
	 
	 6.
	Ref.: 5025268
	Pontos: 1,00  / 1,00
	
	A colocação de memória cache no projeto de um computador é um artifício para melhorar sua performance. Quanto a essa memória, podemos afirmar que:
		
	
	Fica presente na Memória RAM e melhora a performance, porque consegue transferir dados mais rápidos para o processador.
	
	Fica presente em um cartão USB e permite guardar em segurança os arquivos.
	 
	Fica presente no processador e aumenta a eficiência por ser mais rápida que a memória principal.
	
	Fica presente na placa-mãe e tem menor latência de transmissão.
	
	Fica presente no disco rígido e melhora a velocidade de leitura do disco.
	
	
	 7.
	Ref.: 4961758
	Pontos: 1,00  / 1,00
	
	A Microsoft é uma das empresas de software mais conhecidas de todo o mundo. Sua projeção global se iniciou com a fabricação de um Sistema Operacional chamado de:
		
	 
	DOS
	
	macOS
	
	iOS
	
	BIOS
	
	Unix
	
	
	 
		
	00432-TETI-2009: REPRESENTAÇÃO DE DADOS
	 
	 
	 8.
	Ref.: 5007259
	Pontos: 1,00  / 1,00
	
	A estrutura de informações nas linguagens dos humanos segue esta ordem de formação:
 
CARACTERE → PALAVRA → FRASES
 
Da mesma forma, a estrutura de informações nas linguagens dos computadores segue, respectivamente, a equivalente ordem de formação:
		
	
	Banco de Dados → Arquivo → Registro
	
	Byte → Bit → Arquivo
	
	Palavra → Bit → Byte
	
	Registro → Arquivo → Byte
	 
	Bit → Byte → Palavra
	
	
	 9.
	Ref.: 5007263
	Pontos: 1,00  / 1,00
	
	Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes de implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito simples e limitado para operações aritméticas de inteiros positivos com dois operandos, de um processador de 4 bits, cuja palavra de dados é de 4 bits.
 
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada instrução (operadores e operandos) é igual à quantidade de palavras dessa instrução.
 
O conjunto de instruções está representado a seguir:
Sabendo que uma notificação de erro é emitida quando uma operação enviada ao processador não for possível de ser realizada, qual das seguintes operações resultará no código 1111?
		
	
	1010 0111 0111
	
	1100 0011 0011
	
	1110 0110 0101
	 
	0011 0100 0101
	
	1110 1001 1000
	
	
	 
		
	00436-TETI-2006: ARQUITETURA CISC X RISC
	 
	 
	 10.
	Ref.: 5247733
	Pontos: 1,00  / 1,00
	
	O espaço existente em um processador é restrito, e o seu uso é definido, em muito, pela arquitetura na qual ele se baseia.
Considerando um processador RISC e um CISC, as suas prioridades de espaço são, respectivamente (baseadas nas arquiteturas):
		
	
	Pipeline e registradores de uso específico.
	 
	Registradores de uso geral e unidade de controle.
	
	Unidade de controle e pipeline.
	
	Registradores de uso específico e registradores de uso geral.
	
	Memória cache e registradores de uso geral.