2022-2_Digital_2aAV_gabarito

Prévia do material em texto

UNIVERSIDADE FEDERAL DO PARÁ 
INSTITUTO DE TECNOLOGIA 
FACULDADE DE ENGENHARIA DA COMPUTAÇÃO E TELECOMUNICAÇÃO 
2a Avaliação de Eletrônica Digital 
Prof. Adalbery Castro 
 
Aluno:______________________________________ Matricula:_________________ Turma:_____ Data: 11/07/2022 
 
Obs: Respostas de caneta. Identifique de forma clara e organizada a reposta e a resolução de cada questão. A resposta deve ficar junto com a resolução. 
Todas as páginas devem apresentar nome do aluno e data, as demais não serão consideradas. Em todas as questões deverá ser explicado textualmente o 
procedimento adotado na solução. Avaliação individual e sem consultas. Boa prova. 
 
1) Utilizando flip-flops tipo D, projete um 
circuito contador síncrono que conte a 
sequência mostrada no diagrama de estados 
abaixo. Deve apresentar a entrada “clear” 
para iniciar o contador no valor 0. Explique 
seu projeto utilizando também expressões 
simplificadas, esquemático(s) e tabela(s). Dentre 
as explicações de seu projeto, informe qual o bit 
menos significativo, qual o bit mais significativo 
e a sensibilidade dos flip-flops quanto ao sinal de 
clock. (3,5 pt) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2) Projete um demultiplex de uma entrada (E) 
e oito saídas (S0, S1, S2, S3, S4, S5, S6 e S7) 
utilizando apenas demultiplex de uma entrada 
e quatro saídas. Explique seu projeto utilizando 
também expressões simplificadas, esquemático(s) 
e tabela(s). (3,5 pt) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
3) Considerando três famílias de circuitos 
lógicos (F1, F2 e F3) com as características 
hipotéticas descritas na tabela abaixo, quais 
são compatíveis ou e quais não são? Justifique. 
(3 pt) 
 
Carac. F1 F2 F3 
𝐕𝐈𝐋 0,70 V 0,80 V 0,30 V 
𝐕𝐎𝐋 0,35 V 0,25 V 0,25 V 
𝐕𝐈𝐇 1,70 V 2,05 V 1,90 V 
𝐕𝐎𝐇 1,95 V 2,40 V 2,35 V 
 
Considere: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
210 
010 
Nota: 
110 
310 
 
UNIVERSIDADE FEDERAL DO PARÁ 
INSTITUTO DE TECNOLOGIA 
FACULDADE DE ENGENHARIA DA COMPUTAÇÃO E TELECOMUNICAÇÃO 
2a Avaliação de Eletrônica Digital 
Prof. Adalbery Castro 
 
 
Gabarito 
 
1) Q0 o bit menos significativo. Q1 o bit mais 
significativo. A sensibilidade da borda do clock nos flip-
flops não influencia na sequência contada, altera apenas 
o momento em que a contagem ocorre, na borda de 
descida ou na borda de subida. 
 
Projeto do circuito de controle: 
 
 
 
 
 
 
 
 
 
 
Alternativamente: 
 
 
 
2) Tabela de funcionamento do demultiplex com oito 
saídas: 
 
 
 
Expressões das saídas: 
 
 
Esquemático utilizando demultiplex de quatro saídas: 
 
Q0 
Q1 
D0 
D1 
 
UNIVERSIDADE FEDERAL DO PARÁ 
INSTITUTO DE TECNOLOGIA 
FACULDADE DE ENGENHARIA DA COMPUTAÇÃO E TELECOMUNICAÇÃO 
2a Avaliação de Eletrônica Digital 
Prof. Adalbery Castro 
 
3) Para haver compatibilidade, o valor de VOL 
deve ser menor que VIL, e que o VOH deve ser 
maior que VIH. 
 
Carac. F1 F2 F3 
𝐕𝐈𝐋 0,70 V 0,80 V 0,30 V 
𝐕𝐎𝐋 0,35 V 0,25 V 0,25 V 
𝐕𝐈𝐇 1,70 V 2,05 V 1,90 V 
𝐕𝐎𝐇 1,95 V 2,40 V 2,35 V 
 
 
F1 não é compatível com F3 devido VOL de F1 
ser maior que VIL de F3. 
F1 não é compatível com F2 devido VOH de F1 
ser menor que VIH de F2. 
F2 é compatível com F3, pois VOL é menor que 
VIL e que o VOH é maior que VIH entre as duas 
famílias.