Lista de exercicios 1 - area 1 rev 5_com_resposta

Prévia do material em texto

<p>UERGS - Universidade Estadual do Rio Grande do Sul</p><p>Eletrônica Digital</p><p>Lista de Exercícios 1 – Área 1 – 2023/2</p><p>1) Sistemas de Numeração - Realize as seguintes conversões:</p><p>a) 12710 para a base 2;</p><p>Resposta:</p><p>127/2=63 resto 1</p><p>63/2=31 resto 1</p><p>31/2=15 resto 1</p><p>15/2=7 resto 1</p><p>7/2=3 resto 1</p><p>3/2=1 resto 1</p><p>1/2=0 resto 1</p><p>12710=11111112</p><p>b) 3516 para a base 2;</p><p>Resposta 1:</p><p>3516=3*161+5*160=5310</p><p>53/2=26 resto 1</p><p>26/2=13 resto 0</p><p>13/2=6 resto 1</p><p>6/2=3 resto 0</p><p>3/2=1 resto 1</p><p>1/2=0 resto 1</p><p>3516=1101012</p><p>Resposta 2:</p><p>Uso da tabela hexadecimal-binário</p><p>316=112</p><p>516=01012</p><p>3516=1101012</p><p>c) 011010012 para a base 10;</p><p>Resposta:</p><p>011010012=1*26+1*25+0*24+1*23+0*22+0*21+1*20=10510</p><p>d) 011010012 para a base 16;</p><p>Resposta1:</p><p>011010012=1*26+1*25+0*24+1*23+0*22+0*21+1*20=10510</p><p>105/16=6 resto 9</p><p>6/16=0 resto 6</p><p>10510=6916</p><p>Resposta2:</p><p>Uso da tabela binario-hexadecimal</p><p>01102=6</p><p>10012=9</p><p>011010012=6916</p><p>e) 7E16 para a base 10;</p><p>Resposta:</p><p>7E16=7*161+E*160=7*161+14*160</p><p>=12610</p><p>f) 12710 para a base 16;</p><p>Resposta:</p><p>127/16=7 resto 15 (F)</p><p>7/16=0 resto 7 (7)</p><p>12710=7F16</p><p>2) Represente a seguinte tabela verdade como uma soma de produtos e como um produto de somas:</p><p>A B C D S</p><p>0 0 0 0 1</p><p>0 0 0 1 0</p><p>0 0 1 0 0</p><p>0 0 1 1 1</p><p>0 1 0 0 0</p><p>0 1 0 1 1</p><p>0 1 1 0 1</p><p>0 1 1 1 0</p><p>1 0 0 0 0</p><p>1 0 0 1 1</p><p>1 0 1 0 1</p><p>1 0 1 1 0</p><p>1 1 0 0 1</p><p>1 1 0 1 0</p><p>1 1 1 0 0</p><p>1 1 1 1 1</p><p>Resposta:</p><p>Representação como soma de produtos: somar os produtos (mintermos) nos quais a tabela apresenta a</p><p>saída igual a 1:</p><p>S=A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D</p><p>Representação como produto de somas: multiplicar as somas (maxtermos) nos quais a tabela apresenta a</p><p>saída igual a 0:</p><p>S=(A+B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D)</p><p>A tabela implementa a função paridade ímpar.</p><p>3) Desenhe o circuito para a expressão:</p><p>S=C⋅(A⋅D⋅E+A⋅D⋅E)+E⋅((A⋅C)+(B⋅D))</p><p>O termo “Paridade” refere-se ao número de bits '1' de um</p><p>determinado número binário e é utilizado frequentemente na</p><p>transmissão de dados digitais para a detecção de erros.</p><p>O bit de paridade, é adicionado geralmente no final de uma</p><p>sequência binária. Se o bit for adicionado a cada byte, por</p><p>exemplo, a ocorrência de um erro no byte irá causar uma</p><p>diferença entre o bit de paridade enviado e o calculo da paridade</p><p>do byte.</p><p>Existem dois tipos de código de paridade: a paridade par e a</p><p>paridade ímpar.</p><p>-Na paridade par determina-se o bit de paridade para tornar</p><p>par o número de bits total (bits de dados+bit de paridade).</p><p>Se o número de bits de dados de valor '1' for ímpar, o bit de</p><p>paridade é igual a '1'. Se o número de bits de dados de valor '1'</p><p>for par, o bit de paridade é igual a '0'.</p><p>-Na paridade impar determina-se o bit de paridade para</p><p>tornar impar o número de bits total. Se o número de bits de</p><p>dados de valor '1' for par, o bit de paridade é igual a '1'. Se o</p><p>número de bits de dados de valor '1' for impar, o bit de paridade</p><p>é igual a '0'.</p><p>Ex.: para os números 02, 12, 102, 10112, 110112:</p><p>Paridade impar: 0(1), 1(0), 10(0), 1011(0), 11011(1);</p><p>Paridade par: 0(0), 1(1), 10(1), 1011(1), 11011(0);</p><p>Qual função é implementada pela tabela ao lado?</p><p>Resposta:</p><p>A B C D E</p><p>A.D.E</p><p>A.D.E</p><p>A.D.E+A.D.E</p><p>C.(A.D.E+A.D.E)</p><p>A.C</p><p>B.D</p><p>A.C+B.D</p><p>E.(A.C+B.D)</p><p>C.(A.D.E+A.D.E)+E.(A.C+B.D)</p><p>4) Encontre a expressão booleana do circuito:</p><p>A B C D</p><p>Resposta:</p><p>S=((A⋅B⋅C+C⋅D)+((B+C)⋅(A⋅D)))⋅((B+C )⋅(A⋅D))</p><p>S=((A⋅B⋅C+C⋅D)+((B+C)⋅(A⋅D)))⋅((B+C )⋅(A⋅D))</p><p>Monte a tabela verdade da expressão, o mapa de Karnaugh e encontre a expressão simplificada.</p><p>Desenhe o circuito simplificado.</p><p>Resposta:</p><p>S1: ABC</p><p>S2: CD</p><p>S3: ABC+CD</p><p>S4: B+C</p><p>S5: A⋅D</p><p>S6: S 4⋅S 5</p><p>S7: S 3+S 6</p><p>S: S 7⋅S6</p><p>A B C D S1 S2 S3 S4 S5 S6 S7 S</p><p>0 0 0 0 1 1 1 1</p><p>0 0 0 1 1 1</p><p>0 0 1 0 1 1 1 1</p><p>0 0 1 1 1 1</p><p>0 1 0 0 1 1 1 1</p><p>0 1 0 1 1 1</p><p>0 1 1 0 1 1 1 1 1</p><p>0 1 1 1 1 1 1 1</p><p>1 0 0 0 1 1</p><p>1 0 0 1 1 1</p><p>1 0 1 0 1 1</p><p>1 0 1 1 1 1</p><p>1 1 0 0 1 1</p><p>1 1 0 1 1 1</p><p>1 1 1 0 1 1 1 1</p><p>1 1 1 1 1 1 1 1</p><p>B</p><p>D</p><p>0 1</p><p>1</p><p>1</p><p>11 1</p><p>01</p><p>1</p><p>0</p><p>0</p><p>1</p><p>1</p><p>0</p><p>1</p><p>CC</p><p>A</p><p>A</p><p>DD</p><p>B</p><p>B</p><p>S=A⋅C+A⋅B+D</p><p>A</p><p>B</p><p>C</p><p>D</p><p>S</p><p>5) Encontre a expressão simplificada da função representada pela tabela verdade:</p><p>A B C D S</p><p>0 0 0 0 1</p><p>0 0 0 1 1</p><p>0 0 1 0 1</p><p>0 0 1 1 X</p><p>0 1 0 0 0</p><p>0 1 0 1 1</p><p>0 1 1 0 0</p><p>0 1 1 1 X</p><p>1 0 0 0 1</p><p>1 0 0 1 1</p><p>1 0 1 0 X</p><p>1 0 1 1 0</p><p>1 1 0 0 0</p><p>1 1 0 1 1</p><p>1 1 1 0 X</p><p>1 1 1 1 0</p><p>Resposta:</p><p>B</p><p>D</p><p>1 1</p><p>1</p><p>1</p><p>11 X</p><p>1X</p><p>X</p><p>X</p><p>0</p><p>0</p><p>0</p><p>0</p><p>0</p><p>CC</p><p>A</p><p>A</p><p>DD</p><p>B</p><p>B</p><p>S=C⋅D+B⋅D</p><p>Aritmética no sistema binário</p><p>1) Represente os seguintes números em binário empregando a representação sinal módulo e</p><p>complemento de 2:</p><p>Observação:</p><p>Coloca-se pelo menos 1 bit a mais do que o mínimo necessário para representar o valor absoluto, para</p><p>indicar o sinal, em ambas as representações.</p><p>a) 44</p><p>Resposta:</p><p>sinal módulo:</p><p>0101100</p><p>bit de sinal(mais à esquerda):0</p><p>módulo(sempre positivo):101100 (44)</p><p>complemento de 2:</p><p>0101100</p><p>44=valor positivo de 6 bits;</p><p>a faixa de representação em complemento de 2 para 7 bits vai de -26 a 26-1 → -64 a 63, logo 44</p><p>representado com 7 bits está na faixa;</p><p>se usar 6 bits em complemento de 2, a faixa de representação vai de -25 a 25-1 → -32 a 31, logo 44 não</p><p>poderia ser representado;</p><p>b) -44</p><p>Resposta:</p><p>sinal módulo:</p><p>1101100</p><p>bit de sinal(mais a esquerda):1 (valor negativo)</p><p>módulo(sempre positivo):101100 (44)</p><p>complemento de 2:</p><p>1010100 (-44);</p><p>Etapas:</p><p>0101100 (44 + 1 bit para sinal → a faixa de representação em complemento de 2 para 7 bits vai de -2 6 a</p><p>26-1 → -64 a 63, logo 44 representado com 7 bits está na faixa;)</p><p>1010011 (complemento de 1 de 44, inverte bit a bit: se é 1→ 0, se é 0 → 1)</p><p>1010100 (complemento de 2 de 44=(complemento de 1 de 44) + 1)</p><p>c) 512</p><p>Resposta:</p><p>sinal-módulo:</p><p>01000000000</p><p>bit de sinal(mais à esquerda):0 (valor positivo);</p><p>módulo(sempre positivo):1000000000</p><p>complemento de 2:</p><p>01000000000</p><p>d)-256</p><p>Resposta:</p><p>sinal-módulo:</p><p>1100000000</p><p>bit de sinal:1</p><p>módulo: 100000000</p><p>complemento de 2:</p><p>1100000000</p><p>Etapas:</p><p>0100000000 (256)</p><p>1011111111 (complemento de 1 de 256)</p><p>1100000000 ((complemento de 1 de 256) +1)</p><p>2) Calcule:</p><p>Observação:</p><p>Para a soma de dois valores positivos funcionar sempre, o resultado deve ter pelo menos 1 bit a mais do</p><p>que o número que tem o maior número de bits.</p><p>Caso a soma tenha o número de bits igual ao do número com o maior número de bits, poderá ocorrer</p><p>overflow (neste caso, ocorreu um erro).</p><p>Na subtração, se o subtraendo for maior que o minuendo, o resultado será negativo. A diferença entre os</p><p>dois deve estar dentro da faixa de representação para que o resultado esteja correto.</p><p>a)</p><p>11011 (27)</p><p>+11110100 (244)</p><p>Resposta:</p><p>1111</p><p>000011011 (27)</p><p>+ 0 11110100 (244)</p><p>100001111 (271)</p><p>-Considerando números positivos de 8 bits, é um erro(15 + overflow)</p><p>-Considerando números positivos de 9 ou mais bits, está ok (271)</p><p>b)</p><p>10010100 (148)</p><p>+ 11110 (30)</p><p>Resposta:</p><p>111</p><p>010010100 (148)</p><p>+ 0000 11110 (30)</p><p>010110010 (178)</p><p>-Considerando números de 8 ou mais bits está ok</p><p>c)</p><p>10010100 (148)</p><p>- 11110 (30)</p><p>Resposta:</p><p>10010100 (148)</p><p>-111111</p><p>- 000 11110 (30)</p><p>01110110 (118)</p><p>-Considerando números de 8 ou mais bits está ok</p><p>d)</p><p>101110 (46)</p><p>-10010000 (144)</p><p>Resposta:</p><p>00101110 (46)</p><p>1 1</p><p>-10010000 (144)</p><p>110011110 (414)</p><p>O resultado correto é -98.</p><p>-Considerando números de 8 ou mais bits positivos, há erro (8 bits: 158; 9 bits: 414)</p><p>-Considerando números em complemento de 2,em 8 ou mais bits está ok).</p><p>3) Calcule em binário:</p><p>a) 34x12</p><p>Resposta:</p><p>100010</p><p>x 1100</p><p>000000</p><p>000000</p><p>100010</p><p>+100010</p><p>0110011000</p><p>6 bits x 4 bits=10 bits(6+4)</p><p>b) 123x35</p><p>Resposta:</p><p>1111011</p><p>x100011</p><p>1111011</p><p>1111011</p><p>0000000</p><p>0000000</p><p>0000000</p><p>+1111011</p><p>1000011010001</p><p>7 bits x 6 bits=13 bits(7+6)</p><p>Se a soma ficar difícil, somar 2 a 2:</p><p>Etapa 1:</p><p>1111011</p><p>+ 1111011</p><p>101110001</p><p>Etapa 2:</p><p>101110001</p><p>+1111011</p><p>1000011010001</p><p>4) Mostrar que o somador completo pode ser construído a partir de dois meio-somadores</p><p>Resposta:</p><p>O meio somador realiza a soma de dois bits A e B produzindo o transporte de saída Ts, mas</p><p>não recebe o</p><p>transporte de entrada Te. O transporte de entrada deve ser somado a A e B. Isto pode ser feito adicionando</p><p>um segundo meio-somador para somar Te com (A+B) (figura abaixo).</p><p>Meio Somador</p><p>A</p><p>B A.B</p><p>Meio Somador</p><p>A⊕B A⊕B</p><p>T</p><p>E</p><p>(A⊕B)T E</p><p>A⊕B⊕T E</p><p>Caso A+B faça Ts1=1 (no caso de 1+1) ou ((A+B)+Te) faça Ts2=1 (no caso de ((1+0)+1) ou ((0+1)+1) ou</p><p>((1+1)+1), devemos ter Ts=1. Logo, o circuito fica:</p><p>Meio Somador</p><p>A</p><p>B A.B</p><p>Meio Somador</p><p>A⊕B A⊕B</p><p>T</p><p>E</p><p>(A⊕B)T E</p><p>A⊕B⊕T E</p><p>T S=A .B+(A⊕B)T E</p><p>5) Mostrar que o subtrator completo pode ser construído a partir de dois meio-subtratores</p><p>Resposta:</p><p>O meio subtrator realiza a subtração de bits (A e B) sem considerar Te (transporte de entrada) e gera a</p><p>subtração e o transporte de saída. Um subtrator completo deve subtrair Te do resultado de (A-B). Isto pode</p><p>ser feito adicionando um segundo meio subtrator ao circuito como na figura abaixo.</p><p>Meio Subtrator</p><p>A</p><p>B A.B</p><p>Meio Subtrator</p><p>A⊕B A⊕B</p><p>T</p><p>E</p><p>(A⊕B)T E</p><p>A⊕B⊕T E</p><p>Caso a subtração (A-B) faça Ts1=1 ou ((A-B)-Te) faça Ts2=1, devemos ter Ts=1 (é necessário “pedir</p><p>emprestado ao próximo”). Assim, o circuito fica:</p><p>Meio Subtrator</p><p>A</p><p>B A.B</p><p>Meio Subtrator</p><p>A⊕B A⊕B</p><p>TE</p><p>(A⊕B)T E</p><p>A⊕B⊕T E</p><p>T S=A .B+(A⊕B) .T E</p><p>6) Desenhe um módulo somador/subtrator completo para números com 2 bits utilizando apenas</p><p>somadores/subtratores completos</p><p>Resposta:</p><p>Considera-se os dois números de 2 bits a serem somados/subtraídos como sendo A1A0 e B1B0 e o</p><p>resultado da soma/subtração será S2S1S0 (veja exercício 2). Para cada par de bits a serem operados</p><p>(A1,B1) e (A0,B0) é utilizado um somador/subtrator completo. O transporte de entrada da soma/subtração</p><p>dos bits menos significativos é ligado em zero, pois não há transporte de entrada e este primeiro</p><p>somador/subtrator completo faz o trabalho de um meio somador/subtrator. O transporte de saída da</p><p>soma/subtração de um bit é ligado no transporte de entrada da soma/subtração dos bits seguintes, na</p><p>ordem de realização da operação (dos menos significativos para os mais significativos). O transporte de</p><p>saída da operação dos bits mais significativos é utilizado como bit mais significativo do resultado. O sinal M</p><p>seleciona a operação (soma/subtração).</p><p>A B T</p><p>E</p><p>TS S</p><p>Somador/subtrator</p><p>completo</p><p>A B T</p><p>E</p><p>TS S</p><p>Somador/subtrator</p><p>completo</p><p>A0 B0A1 B1</p><p>S0S1S2</p><p>M M</p><p>M</p><p>7) Desenhe um módulo somador/subtrator completo para números com n bits utilizando apenas</p><p>somadores/subtratores completos</p><p>Resposta:</p><p>Os dois números de n bits a serem somados/subtraídos serão An-1An-2...A1A0 e Bn-1Bn-2...B1B0. A soma será</p><p>SnSn-1Sn-2...S1S0. O sinal M seleciona a operação (soma/subtração).</p><p>A B T</p><p>E</p><p>T</p><p>S S</p><p>Somador/subtrator</p><p>completo</p><p>A B T</p><p>E</p><p>T</p><p>S S</p><p>Somador/subtrator</p><p>completo</p><p>A</p><p>1</p><p>B</p><p>1</p><p>A</p><p>n-1</p><p>B</p><p>n-1</p><p>S</p><p>1</p><p>S</p><p>n-1</p><p>S</p><p>n</p><p>M M</p><p>M</p><p>A B T</p><p>E</p><p>T</p><p>S S</p><p>Somador/subtrator</p><p>completo</p><p>A</p><p>0</p><p>B</p><p>0</p><p>S</p><p>0</p><p>M</p>