SD-09[MododeCompatibilidade]

Prévia do material em texto

SISTEMAS DIGITAIS 
FLIP-FLOPS
Universidade Federal de Goiás
Instituto de Informática
Curso de Ciência da Computação
Profa. Karina Rocha G. da Silva
karinarg@eee.ufg.br
http://sites.google.com/site/karinarg
Agradecimentos à Pearson Education pela disponibilização das figuras do livro: Sistemas Digitais princípios e 
aplicações
Revisão
� Estudamos até agora: 
� Circuitos lógicos combinacionais
� Circuitos cuja saída só depende da entrada
� Entradas anteriores não possuem sobre as saídas atuais
2
� Entradas anteriores não possuem sobre as saídas atuais
� Circuitos lógicos não combinacionais não possuem 
memória
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Circuitos sequenciais ou dispositivos 
de memória
3
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Elemento de memória
� O elemento de memória mais importante é o FLIP-
FLOP
� Implementado a partir de portas lógicas
� Algumas portas lógicas podem ser conectadas entre si 
4
� Algumas portas lógicas podem ser conectadas entre si 
para permitir o armazenamento de informações
� Algumas formas de arranjos de portas produzem os 
Flip-flops (FFs)
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-flops (FFs)
� Símbolo de um Flip-flop
� Duas saídas opostas entre si.
5
QQ/
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-flops (FFs)
� A saída Q é denominada saída normal 
� A saída é denominada saída invertida
� Estado SET ou alto
�Q = 1 e = 0
6
Q
Q
�Q = 1 e = 0
� Estado RESET ou baixo
�Q = 0 e = 1
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Q
Q
Flip-flops (FFs)
� Setar o flip-flop
� Levar a sua saída para o estado alto Q = 1 e = 0
� Resetar o flip-flop
� Levar a sua saída para o estado baixo Q = 0 e = 
7
Q
Q� Levar a sua saída para o estado baixo Q = 0 e = 
1
� O FF pode ter uma ou mais entradas usadas para 
fazer com que ele comute entre seus estados de 
saída
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Q
Flip-flops (FFs)
� As entradas precisam apenas serem pulsadas para 
fazerem com que a saída mude de estado
� A saída permanece ativada mesmo depois que o 
pulso termina
8
pulso termina
� Determina a característica de memória do flip-flop
� FFs podem ser conhecidos por outros nomes:
� Latch
�Multivibrador biestável
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Latch
� O circuitos de um FF mais simples pode ser 
construído a partir de duas portas NAND ou duas 
portas NOR
� Latch com portas NAND
9
� Latch com portas NAND
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Latch
� As entradas SET e RESET estão normalmente em 
estado alto
� Uma delas é pulsado em estado baixo para alterar 
as saídas do latch
10
as saídas do latch
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Setar o Latch
� Set = 0
� O que acontece?
11
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Setar o Latch
� Um pulso nível baixo na entrada de set sempre 
leva o latch para o estado em que Q = 1
� Operação chamada de setar o latch ou FF
12
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Resetar o Latch
� Reset = 0
� O que acontece?
13
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Resetar o Latch
� Um pulso em nível baixo na entrada RESET sempre 
levará o latch para o estado em que Q = 0
� Essa é a operação de limpar ou resetar o latch
14
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Setando e resetando simultaneamente
� Set e Reset são nível baixo
� Q e = 1
� Condição indesejada 
� Duas saídas deve ser complementares
15
Q
� Duas saídas deve ser complementares
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Resumo
� SET = RESET = 1. Condição de repouso
16
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Representações alternativas
� Entradas SET e RESET são ativas no nível baixo
17
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercício
� Considerando que Q = 0 no início, determine a 
forma de onda resultante
18
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercício
� Considerando que Q = 0 no início, determine a 
forma de onda resultante
19
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercícios
� Qual o estado normal de repouso das entradas SET 
e RESET? Qual o estado ativo em cada entrada?
� Quais serão os estados de Q e após o FF ter 
sido resetado?
20
Q
sido resetado?
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercícios
� x= SET, y= RESET, determine Q
21
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Determine a forma de onda de Q
22
14/09/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás