Contador BCD Assíncrono

Prévia do material em texto

ROTEIRO DE PRÁTICA LABORATORIAL Nº 919021-6 
 
 
1. Componente curricular: Sistemas Digitais 
 
 
2. Título do roteiro de aula prática: 
 
CONTADOR BCD CRESCENTE DO TIPO ASSÍNCRONO COM DECODIFICADOR 
PARA DISPLAY DE 7 SEGMENTOS 
 
 
3. Tempo previsto: 50 minutos 
 
 
4. Objetivos 
 
 Compreender o funcionamento dos contadores BCDs assíncronos utilizando Flip-Flops 
JK, e o princípio de funcionamento dos decodificadores, através da simulação de um decodificador 
BCD para 7 segmentos. 
 
 
5. Referencial teórico 
 
 Os contadores podem ser classificados como crescentes e decrescentes, e também como 
binários ou BCD, de acordo com a forma de contagem realizada. 
 Os contadores crescentes, realizam uma contagem de incremento crescente, normalmente 
iniciando em zero e finalizando a contagem no valor máximo, que dependerá do número de Flip-
Flops (MOD). Os contadores decrescentes iniciam no valor máximo e a cada incremento no clock 
o valor da contagem é decrementado. 
 Os contadores binários realizam uma contagem binária, considerando todos os valores da 
faixa binária, de acordo com o número de bits. Por exemplo, se o contador é de 4 Bits, ele irá 
contar de 0 (0000) a 15 (1111). 
 Diferentemente dos contadores binários, os contadores BCD realizam a contagem de 0 a 
9, pois considera apenas os valores binários que representam os números decimais. Este contador 
é extremamente útil quando trabalhamos com display de 7 segmentos. 
 
 
6. Equipamentos necessários 
 
Tabela 1 – Relação de equipamentos utilizados na aula prática 
 
Item Quant. Descrição 
1 1 Computador de uso geral com sistema operacional Windows 
 
 
 
2 1 Software de simulação de circuitos Proteus 
 
 
7. Procedimentos experimentais 
 
a) Com o software de simulação Proteus aberto, acesse na barra de ícones na lateral esquerda o 
ícone ‘Components Mode’, depois clicando no botão P, selecione os componentes na biblioteca 
‘Pick Devices’ de acordo com a Figura 1 mostrada a seguir: 
 
 74LS76 (Flip-Flop JK) 
 CLOCK (Gerador de Clock) 
 RES (Resistor) 
 LOGICSTATE (Gerador de estado lógico) 
 74LS48 (Decodificador BCD para 7 segmentos 
 SWITCH (Chave liga-desliga) 
 74LS00 (Porta NAND) 
 7SEG-COM-CATHODE (Display de 7 segmentos catodo comum) 
 
 
Figura 1 – Simulação do contador BCD assíncrono crescente c/ decodificador para 7 segmentos 
 
 
 
 
b) Configure o gerador de CLOCK para 1Hz de frequência. Depois defina os geradores de estado 
lógico (LOGICSTATE) com nível lógico 1, de acordo com a Figura 1 mostrada acima. 
 
c) Após o circuito lógico montado, realize a simulação através do botão em forma de seta, 
localizado na parte inferior esquerda da tela (Run the simulation). 
 
 
 
d) Com a chave SW fechada, verifique os valores gerados pela contagem, observando o estado de 
cada entrada do decodificador (ABCD) e os valores mostrados no display de 7 segmentos. 
 
e) Com a chave SW aberta, verifique os valores gerados pela contagem, observando o estado de 
cada entrada do decodificador (ABCD) e os valores mostrados no display de 7 segmentos. 
 
f) De acordo com o funcionamento do circuito, qual é a função da porta NAND no circuito? Diga 
porque o resistor R1 é necessário na saída da porta? 
 
 
 
 
 
 
 
 
 
g) Com a chave SW aberta, o que aconteceu com contagem? Os valores mostrados no display de 
7 segmentos foram diferentes da contagem com a chave SW fechada? Se sim, porque isto 
aconteceu? 
 
 
 
 
 
 
 
 
 
h) Se fosse necessário realizar uma contagem de 0 a 7, qual seria a modificação necessária no 
circuito? Realize esta modificação no circuito e simule seu funcionamento. 
 
 
 
 
 
 
 
 
 
i) Altere o valor do LOGICSTATE ligado a entrada LT do decodificador 74LS78 e veja o que 
acontece com os valores de saída do decodificador. 
 
j) O que aconteceu com a contagem ao mudar o estado lógico do LOGICSTATE ligado ao pino 
LT do decodificador 74LS48? 
 
 
 
 
 
 
 
 
 
 
 
k) Altere também o valor do LOGICSTATE ligado a entrada BI/RBO do decodificador 74LS78 e 
veja o que acontece com os valores de saída do decodificador. 
 
l) Explique o que aconteceu com a contagem ao mudar o estado lógico do LOGICSTATE ligado 
ao pino BI/RBO do decodificador 74LS48? 
 
 
 
 
 
 
 
 
 
 
8. Referências 
 
 
IDOETA, I. V.; CAPUANO, F. G. Elementos de eletrônica Digital – 35ª Ed. 2003. Érica – São 
Paulo – SP - ISBN: 8571940193 
 
TOCCI, R. J.; WIDMER, N. S. Sistemas Digitais: Princípios e Aplicações – 7ª Ed. 1998. LTC 
Editora – Rio de Janeiro – RJ 
 
 
 
 
 
 
 
 
 
Elaboração do roteiro: Prof. Lúcio Rogério Júnior Data: 13/06/2018 
Revisão: Prof. Lúcio Rogério Júnior Data: 13/06/2018 
Organização: Prof. Lúcio Rogério Júnior Data: 13/06/2018