Mapa Mental - Microprocessadores

Prévia do material em texto

Pipeline ARM Arquitetura Pipeline Superescalar Estágio DO converte instruções Thumb em 32 Permite execução simultânea e bits independente de múltiplas instruções Estágio D4 realiza Aumenta paralelismo replicando decodificação final para componentes internos do processador sinais de controle Explora paralelismo em nível de instrução Instruções são (ILP) verificadas quanto à Outra técnica é aumentar tamanho do disponibilidade nos pipeline para sobreposição registradores Instruções descartadas no estágio D2 se não puderem ser executadas Microcontroladores PIC Microprocessadores Instruções ARM Clock interno é O clock externo Conjunto Load e Store dividido por 4 movimenta dados entre Ciclo de máquina possui memória e registradores subciclos Q1, Q2, Q3 e Q4 Formato das instruções Memória de programa é medida em inclui 4 bits para words, não bytes condição de execução Pilha armazena endereços de Opcode ocupa 5 bits para retorno para chamadas e identificar operações interrupções específicas 20 bits restantes divididos entre endereços Família ARM e deslocamentos ARM2 possui barramento de 32 bits com 6 bits para flags Memória e Pilha no PIC ARM7 tem maior Interrupções no PIC16F87x Pilha do PIC16F877A tem 8 níveis performance e menor Timers TMRO e TMR1 geram para armazenar endereços consumo que ARM6 interrupção por overflow ARM7TDMI utiliza Se pilha excede 8 níveis, Conversores A/D não geram sinal de endereço mais antigo é pipeline de 2 estágios interrupção sobrescrito para execução TMRO pode ser incrementado por Pilha é fisicamente separada da ARM9E não possui sinal externo memória de programa processador de 64 bits, é 32 bits Interrupção ocorre apenas Permite até 8 desvios na borda de subida consecutivos em rotinas chamadas