Circuitos Combinacionais

Prévia do material em texto

Material De Apoio De
Circuitos Combinacionais e
Eletroˆnica Digital
2012
Suma´rio
1 1
1.1 Introduc¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1.1 Diferenc¸as entre sistemas digitais e sistemas analo´gicos . . . . . . . 1
1.2 Chave ele´trica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.3 Sistema de numerac¸a˜o bina´rio . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.4 Vantagens do sistema digital . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.5 Limitac¸o˜es do sistema digital . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2 8
2.1 Sistema decimal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.2 Nu´meros bina´rios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2.1 Conversa˜o de nu´meros bina´rios em decimais . . . . . . . . . . . . . 10
2.2.2 Conversa˜o de nu´meros decimais em bina´rios . . . . . . . . . . . . . 11
2.3 Nu´meros hexadecimais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.3.1 Conversa˜o de nu´meros hexadecimais em decimais . . . . . . . . . . 15
2.3.2 Conversa˜o de nu´meros decimais em hexadecimais . . . . . . . . . . 17
2.4 Complemento de 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.4.1 Conversa˜o de nu´mero decimal negativo em complemento de 2 . . . 21
2.4.2 Conversa˜o de nu´mero em complemento de 2 com bit de sinal 1 para
decimal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.5 Soma e subtrac¸a˜o em complemento de 2 . . . . . . . . . . . . . . . . . . . 23
2.6 Co´digo BCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.6.1 Conversa˜o de nu´mero decimal inteiro em BCD . . . . . . . . . . . . 25
2.6.2 Conversa˜o de nu´mero decimal fraciona´rio em BCD . . . . . . . . . 26
2.6.3 Conversa˜o de nu´mero BCD inteiro em decimal . . . . . . . . . . . . 26
2.6.4 Conversa˜o de nu´mero BCD fraciona´rio em decimal . . . . . . . . . 26
2.6.5 Conversa˜o de nu´mero BCD em bina´rio . . . . . . . . . . . . . . . . 27
2.6.6 Conversa˜o de nu´mero bina´rio em BCD . . . . . . . . . . . . . . . . 27
2.7 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
i
SUMA´RIO ii
3 31
3.1 Portas lo´gicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.2 Porta E - AND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.3 Porta OU - OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.4 Porta NA˜O - NOT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.5 Porta NA˜O E - NE - NAND . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.6 Porta NA˜O OU - NOU - NOR . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.7 Porta Ou-Exclusivo - XOR . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.8 Porta Na˜o-Ou-Exclusivo - XNOR . . . . . . . . . . . . . . . . . . . . . . . 40
3.9 Circuito para detectar a igualdade de dois nu´meros bina´rios . . . . . . . . 41
3.10 Combinac¸o˜es de portas lo´gicas . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.11 Somas de produtos - mintermos . . . . . . . . . . . . . . . . . . . . . . . . 45
3.12 Produtos de somas - maxtermos . . . . . . . . . . . . . . . . . . . . . . . . 47
3.13 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4 50
4.1 A´lgebra de Boole . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.1.1 Identidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.1.2 Propriedades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.2 Teoremas de De Morgan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.2.1 Primeiro teorema . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.2.2 Segundo teorema . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
4.3 Identidades auxiliares . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
4.4 Simplificac¸a˜o de expresso˜es . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.5 Universalidade das portas NAND . . . . . . . . . . . . . . . . . . . . . . . 59
4.6 Universalidade das portas NOR . . . . . . . . . . . . . . . . . . . . . . . . 60
4.7 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5 63
5.1 Mapas de Karnaugh de 2 varia´veis . . . . . . . . . . . . . . . . . . . . . . . 63
5.2 Mapas de Karnaugh de 3 varia´veis . . . . . . . . . . . . . . . . . . . . . . . 65
5.3 Mapas de Karnaugh de 4 varia´veis . . . . . . . . . . . . . . . . . . . . . . . 68
5.4 Diagramas com condic¸o˜es irrelevantes (don’t care) . . . . . . . . . . . . . . 71
6 75
6.1 Codificac¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
6.1.1 Co´digo de Gray . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
6.1.2 Co´digo BCD 8421 - Binary Coded Decimal . . . . . . . . . . . . . . 76
6.1.3 Co´digo Excesso de 3 . . . . . . . . . . . . . . . . . . . . . . . . . . 76
6.1.4 Co´digo Johnson . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
SUMA´RIO iii
6.1.5 Co´digo 9876543210 . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
6.2 Codificadores e decodificadores . . . . . . . . . . . . . . . . . . . . . . . . 78
6.2.1 Etapas de projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
6.3 Decodificador bina´rio para decimal . . . . . . . . . . . . . . . . . . . . . . 79
6.4 Decodificadores de circuitos integrados . . . . . . . . . . . . . . . . . . . . 80
6.4.1 Decodificador 74ALS138 . . . . . . . . . . . . . . . . . . . . . . . . 80
6.4.2 Expansa˜o de decodificadores . . . . . . . . . . . . . . . . . . . . . . 80
6.4.3 Decodificador BCD para decimal . . . . . . . . . . . . . . . . . . . 81
6.5 Projeto de decodificador com sa´ıda em display de 7 segmentos . . . . . . . 82
6.6 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
6.7 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
7 94
7.1 Produtos canoˆnicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
7.2 Multiplexadores e demultiplexadores . . . . . . . . . . . . . . . . . . . . . 95
7.3 Multiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
7.3.1 Multiplexador com 2 entradas . . . . . . . . . . . . . . . . . . . . . 97
7.3.2 Multiplexador com 4 entradas . . . . . . . . . . . . . . . . . . . . . 98
7.3.3 Esquema geral de um multiplexador . . . . . . . . . . . . . . . . . . 99
7.3.4 Expansa˜o de multiplexadores . . . . . . . . . . . . . . . . . . . . . 100
7.4 Demultiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
7.4.1 Demultiplexador com 2 entradas . . . . . . . . . . . . . . . . . . . . 103
7.4.2 Demultiplexador com 4 sa´ıdas . . . . . . . . . . . . . . . . . . . . . 104
7.4.3 Esquema geral de um demultiplexador . . . . . . . . . . . . . . . . 105
7.4.4 Expansa˜o de demultiplexadores . . . . . . . . . . . . . . . . . . . . 106
7.5 Transmissa˜o de dados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.5.1 Transmissa˜o se´rie . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.5.2 Transmissa˜o paralela . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.5.3 Circuito gerador de paridade . . . . . . . . . . . . . . . . . . . . . . 108
7.5.4 Circuito verificador de paridade . . . . . . . . . . . . . . . . . . . . 109
7.6 Esquema de uma transmissa˜o de 3 bits de dados . . . . . . . . . . . . . . . 110
7.7 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
8 112
8.1 Soma bina´ria . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . 112
8.1.1 Meio somador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
8.1.2 Somador completo . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
8.1.3 Somador de 4 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
8.1.4 Somador de n bits . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
8.2 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
SUMA´RIO iv
9 120
9.1 Subtrac¸a˜o bina´ria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
9.1.1 Meio subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
9.1.2 Subtrator completo . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
9.1.3 Subtrator de n bits . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
9.2 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
10 128
10.1 Organizac¸a˜o ba´sica de um computador . . . . . . . . . . . . . . . . . . . . 128
10.2 Unidade lo´gica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
10.3 Unidade aritme´tica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
10.4 ULA - Unidade Lo´gica e Aritme´tica . . . . . . . . . . . . . . . . . . . . . . 135
10.5 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
10.6 ULA 74LS382 (TTL) e 74HC382 (CMOS) . . . . . . . . . . . . . . . . . . 137
10.7 Expansa˜o da ULA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
10.8 Comparador de Magnitude . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
10.9 Aplicac¸a˜o em sistemas de controle . . . . . . . . . . . . . . . . . . . . . . . 140
10.10Circuitos tristate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
10.10.1Buffers tristate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
10.11Falhas internas dos circuitos integrados . . . . . . . . . . . . . . . . . . . . 143
10.11.1Mau funcionamento do CI . . . . . . . . . . . . . . . . . . . . . . . 143
10.11.2Entradas internas em curto circuito com terra ou fonte . . . . . . . 143
10.11.3Sa´ıdas internas em curto circuito com terra ou fonte . . . . . . . . . 143
10.11.4Circuito aberto nas entradas ou sa´ıdas . . . . . . . . . . . . . . . . 144
10.11.5Curto circuito entre dois pinos . . . . . . . . . . . . . . . . . . . . . 144
10.12Falhas externas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
10.12.1Circuitos abertos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
10.12.2Curto circuitos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
10.12.3Falha na fonte de alimentac¸a˜o . . . . . . . . . . . . . . . . . . . . . 145
10.12.4Carregamento da sa´ıda . . . . . . . . . . . . . . . . . . . . . . . . . 145
11 146
11.1 Flip-flop RS ba´sico - latch com portas NAND . . . . . . . . . . . . . . . . 146
11.2 Flip-flop RS ba´sico - latch com portas NOR . . . . . . . . . . . . . . . . . 149
11.3 Flip-flop RS com entrada clock . . . . . . . . . . . . . . . . . . . . . . . . 150
11.4 Flip-flop tipo D sens´ıvel a n´ıvel . . . . . . . . . . . . . . . . . . . . . . . . 153
11.5 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
11.6 Flip-flop tipo D mestre-escravo sens´ıvel a` borda . . . . . . . . . . . . . . . 155
11.7 Flip-flop JK sens´ıvel a n´ıvel . . . . . . . . . . . . . . . . . . . . . . . . . . 158
11.8 Flip-flop JK mestre-escravo sens´ıvel a` borda . . . . . . . . . . . . . . . . . 160
SUMA´RIO v
11.9 Flip-flop tipo D constru´ıdo a partir de um JK . . . . . . . . . . . . . . . . 163
11.10Flip-flop tipo T - Toggle . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
11.11Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
12 165
12.1 Registradores de deslocamento . . . . . . . . . . . . . . . . . . . . . . . . . 165
12.1.1 Entrada de dados em se´rie e sa´ıda em paralelo . . . . . . . . . . . . 165
12.1.2 Entrada de dados em se´rie e sa´ıda em se´rie . . . . . . . . . . . . . . 168
12.1.3 Entrada de dados em paralelo e sa´ıda em se´rie . . . . . . . . . . . . 168
12.1.4 Entrada de dados em paralelo e sa´ıda em paralelo . . . . . . . . . . 169
13 170
13.1 Multiplicac¸a˜o bina´ria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
13.2 Multiplicador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
14 177
14.1 Contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
14.2 Contadores ass´ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
14.3 Contadores diversos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
14.4 Contador de de´cadas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
14.5 Contador ass´ıncrono de um nu´mero qualquer . . . . . . . . . . . . . . . . . 182
14.6 Contador ass´ıncrono com flip-flops do tipo D . . . . . . . . . . . . . . . . . 183
14.7 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
14.8 Contador ass´ıncrono decrescente . . . . . . . . . . . . . . . . . . . . . . . . 184
14.9 Contador ass´ıncrono crescente ou decrescente . . . . . . . . . . . . . . . . . 186
14.10Contadores s´ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
14.10.1Projeto de um contador s´ıncrono de 0 a 7 . . . . . . . . . . . . . . 189
14.11Exerc´ıcio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
14.12Contador s´ıncrono de uma sequ¨eˆncia qualquer . . . . . . . . . . . . . . . . 191
14.13Exemplo de projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
14.14Contador de anel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
14.15Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
15 197
15.1 Interface com varia´veis analo´gicas . . . . . . . . . . . . . . . . . . . . . . . 197
15.2 Conversor Digital-Analo´gico D/A . . . . . . . . . . . . . . . . . . . . . . . 198
15.2.1 Fundo de escala . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
15.2.2 Resoluc¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
15.2.3 Conversor D/A com amplificador operacional . . . . . . . . . . . . 201
15.2.4 Conversor D/A com amplificador operacional e rede R/2R . . . . . 202
SUMA´RIO vi
15.2.5 Precisa˜o dos conversores D/A . . . . . . . . . . . . . . . . . . . . . 204
15.2.6 Erro de fundo de escala . . . . . . . . . . . . . . . . . . . . . . . . . 204
15.2.7 Erro de linearidade . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
15.2.8 Erro de offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
15.2.9 Tempo de estabilizac¸a˜o . . . . . . . . . . . . . . . . . . . . . . . . . 205
15.3 Conversa˜o D/A para mais algarismos . . . . . . . . . . . . . . . . . . . . . 206
15.4 Conversor Analo´gico-Digital A/D . . . . . . . . . . . . . . . . . . . . . . . 208
16 210
16.1 Memo´rias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
16.1.1 Acesso das informac¸o˜es . . . . . . . . . . . . . . . . . . . . . . . . . 210
16.1.2 Volatilidade das memo´rias . . . . . . . . . . . . . . . . . . . . . . . 210
16.1.3 Memo´rias de leitura e escrita ou apenas de leitura . . . . . . . . . . 211
16.1.4 Armazenamento dos dados . . . . . . . . . . . . . . . . . . . . . . . 211
16.1.5 Tipos de memo´rias . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
16.2 Tecnologias da memo´ria RAM . . . . . . . . . . . . . . . . . . . . . . . . . 213
16.3 Esquema geral de uma memo´ria RAM . . . . . . . . . . . . . . . . . . . . 213
16.4 Memo´ria RAM de 1 bit . . . . .. . . . . . . . . . . . . . . . . . . . . . . . 214
16.5 Memo´rias RAM esta´ticas com maior capacidade . . . . . . . . . . . . . . . 216
16.6 Expansa˜o de memo´rias RAM . . . . . . . . . . . . . . . . . . . . . . . . . 217
16.6.1 Expansa˜o da palavra de dados . . . . . . . . . . . . . . . . . . . . . 218
16.6.2 Expansa˜o das posic¸o˜es de memo´ria . . . . . . . . . . . . . . . . . . 219
16.6.3 Expansa˜o da palavra de dados e das posic¸o˜es de memo´ria . . . . . . 221
16.7 Exerc´ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
17 224
17.1 Relo´gio digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
17.1.1 Contador 7493 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
17.1.2 Contagem de 0 a 59 . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
17.1.3 Contagem de 0 a 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
17.1.4 Decodificador BCD / 7 segmentos . . . . . . . . . . . . . . . . . . . 229
17.1.5 Gerador de pulsos com 1 segundo de per´ıodo . . . . . . . . . . . . . 230
Cap´ıtulo 1
1.1 Introduc¸a˜o
E´ comum ouvir falar que relo´gios digitais, calculadoras de bolso, telefones celulares,
computadores pessoais e uma grande quantidade de aparelhos funcionam atrave´s de sis-
temas digitais. Estes sistemas possuem uma caracter´ıstica em comum, que e´ manipular
informac¸o˜es na forma discreta. Desde que estas informac¸o˜es podem ser representadas por
d´ıgitos, tais sistemas recebem o nome de sistemas digitais.
1.1.1 Diferenc¸as entre sistemas digitais e sistemas analo´gicos
Os circuitos eletroˆnicos podem ser divididos em dois amplos grupos: digital e analo´gico.
Os sistemas analo´gicos sa˜o compostos por sinais cont´ınuos que podem assumir uma quan-
tidade infinita de valores. Ja´ os sistemas digitais esta˜o associados a eventos discretos.
Sinal cont´ınuo
No gra´fico da figura a seguir, foram registradas as variac¸o˜es da temperatura atmos-
fe´rica durante um dia. Atrave´s deste gra´fico, pode-se verificar que a temperatura assume
infinitos valores durante as 24 horas do dia, formando assim um gra´fico com linha cont´ınua.
1
CAPI´TULO 1. 2
0 2 4 6 8 10 12 14 16 18 20 22 24
12
15
18
21
24
27
30
te
m
pe
ra
tu
ra
 °C
hora do dia
Sinal discreto
Supondo que a temperatura seja anotada de hora em hora, ou seja, fazendo uma
amostragem da temperatura, o sinal cont´ınuo do gra´fico anterior pode ser convertido em
um sinal discreto, conforme mostrado na figura abaixo. O sinal discreto pode, por sua
vez, ser digitalizado, ou seja, cada ponto amostrado do gra´fico pode ser convertido num
co´digo digital.
0 2 4 6 8 10 12 14 16 18 20 22 24
12
15
18
21
24
27
30
te
m
pe
ra
tu
ra
 °C
hora do dia
CAPI´TULO 1. 3
Exemplo de um sistema analo´gico: sistema de amplificac¸a˜o de som
Um esquema de um sistema de amplificac¸a˜o de som e´ apresentado na figura a seguir.
Segundo este esquema, o sinal de voz, que e´ de natureza analo´gica, e´ captado por um
microfone e convertido num sinal de a´udio, que consiste num sinal analo´gico de baixa
tensa˜o ele´trica. Este sinal por sua vez e´ aplicado na entrada de um amplificador linear,
que reproduz na sua sa´ıda o mesmo sinal, pore´m com amplitude aumentada. O sinal de
maior amplitude e´ por sua vez aplicado num auto-falante, que reproduz o sinal de voz
com amplitude muito maior que aquele captado pelo microfone.
amplificador
linear
microfone
sinal de áudio
auto-falante
amplificado
amplificadas
ondas sonoras
ondas sonoras
sinal de áudio
Exemplo de um sistema digital e analo´gico: leitora de CD
Uma leitora de CD (Compact Disk) e´ um exemplo de sistema que emprega ambas
as tecnologias digital e analo´gica. O princ´ıpio ba´sico de funcionamento esta´ ilustrado
na figura a seguir. Supondo que uma mu´sica seja digitalizada e armazenada num CD,
um sistema de leitora o´ptica capta os dados digitais e os transfere para um conversor
D/A (conversor Digital/Analo´gico), que converte os dados digitais em um sinal de a´udio
analo´gico, reproduzindo a mu´sica original. Este sinal por sua vez e´ amplificado e enviado
para um auto-falante, reproduzindo o som da mu´sica. O processo de gravac¸a˜o da mu´sica
em um CD e´ basicamente o processo inverso, com a excessa˜o de que e´ usado um conversor
A/D (conversor Analo´gico/Digital) no lugar do conversor D/A.
CAPI´TULO 1. 4
sinal de áudio
analógicodados digitais
leitora de CD
amplificador
linear
conversor
D / A
auto-falante
ondas sonoras
1 0 1 0 0 1 1 0
1.2 Chave ele´trica
Uma chave operada mecanicamente e´ um dispositivo que esta´ sempre aberto ou fecha-
do. Assim, pode-se associar dois valores discretos para a chave: 0 para a chave aberta e
1 para a chave fechada.
chave aberta : 0 chave fechada : 1
2 estados : 0 ou 1
Quando a chave esta´ fechada ocorre passagem de corrente ele´trica e quando a chave
esta´ aberta, na˜o ha´ passagem de corrente.
Exemplo:
-
+
chave aberta
lâmpada
apagada
bateria
não há corrente
elétrica
-
+
chave fechada
lâmpada
acesa
bateria corrente
elétrica
CAPI´TULO 1. 5
Devido a estes dois poss´ıveis estados, pode-se dizer que a chave e´ um dispositivo
bina´rio. Tais dispositivos bina´rios sa˜o usados para construir sistemas digitais, dos mais
simples aos mais complexos. Assim, os sistemas digitais funcionam em apenas 2 estados,
conforme representado na tabela abaixo.
Lo´gica 1 Lo´gica 0
Chave Fechada Chave Aberta
Ligado Desligado
Sim Na˜o
Verdadeiro Falso
TTL: tensa˜o de 2 a 5 V TTL: tensa˜o de 0 a 0,8 V
CMOS: tensa˜o de 3,5 a 18 V CMOS: tensa˜o de 0 a 1,5 V
O telefone e´ um exemplo mais familiar, onde o emprego de chaves e´ amplamente
realizado. Antigamente, uma chamada telefoˆnica era realizada apenas com o aux´ılio da
telefonista, que abria e fechava determinadas chaves para completar as ligac¸o˜es.
Com o avanc¸o da tecnologia de circuitos integrados, foram criados enta˜o, dispositivos
eletroˆnicos capazes de desempenhar o papel de uma chave. Estes dispositivos sa˜o os tran-
sistores. Simplificadamente, pode-se dizer que os transistores nada mais sa˜o que chaves
eletroˆnicas, que ora esta˜o fechados, permitindo a passagem de corrente ele´trica e que
ora esta˜o abertos, interrompendo a passagem de corrente ele´trica. Uma vez combinados,
estes componentes constituem o princ´ıpio ba´sico do funcionamento de todos os sistemas
digitais.
1.3 Sistema de numerac¸a˜o bina´rio
O sistema decimal emprega dez nu´meros e foi criado baseando-se no fato de termos
dez dedos. Ja´ o sistema bina´rio e´ um sistema de numerac¸a˜o que tambe´m pode representar
todos os nu´meros, mas que emprega apenas zeros e uns. Cada d´ıgito bina´rio e´ chamado
de bit (BInary digiT).
O nu´mero
significa em sistemas digitais: “um-zero”. Estes s´ımbolos representam apenas o nu´mero
“um”, seguido pelo nu´mero “zero”. Em bina´rio “10” significa “1 ma˜o cheia e 0 dedos
abertos”.
CAPI´TULO 1. 6
1.4 Vantagens do sistema digital
Algumas vantagens do sistema digital com relac¸a˜o ao sistema analo´gico sa˜o as se-
guintes:
• Projeto mais simples dos circuitos eletroˆnicos
Os circuitos eletroˆnicos que compo˜em os sistemas digitais sa˜o circuitos de chaveamento,
onde os valores exatos das tenso˜es e correntes ele´tricas na˜o sa˜o importantes, mas apenas
o n´ıvel ALTO (n´ıvel lo´gico 1) ou BAIXO (n´ıvel lo´gico 0) destas tenso˜es.
• Maior precisa˜o
A precisa˜o dos sistemas digitais pode ser muito maior que a dos sistemas analo´gicos,
bastando para isso, adicionar mais circuitos de chaveamento. A precisa˜o dos sistemas
analo´gicos e´ limitada pelas tenso˜es e correntesele´tricas, que dependem da precisa˜o dos
componentes eletroˆnicos, como resistores e capacitores.
• Fa´cil programac¸a˜o
Os sistemas digitais podem ser controlados por um conjunto de instruc¸o˜es armaze-
nadas, ou seja, podem ser programados. Os sistemas analo´gicos tambe´m podem ser
programados, pore´m a variedade de operac¸o˜es e´ muito restrita e a complexidade da pro-
gramac¸a˜o e´ muito maior.
• Menor interfereˆncia de ru´ıdo
Como os valores exatos das tenso˜es e correntes ele´tricas na˜o sa˜o importantes nos
circuitos digitais, estes sa˜o menos afetados por ru´ıdo. Isto porque, normalmente, o ru´ıdo
na˜o impede que seja distinguido um n´ıvel tensa˜o ALTO (n´ıvel lo´gico 1) de um n´ıvel de
tensa˜o BAIXO (n´ıvel lo´gico 0).
• Maior grau de integrac¸a˜o e compactac¸a˜o
A tecnologia de circuitos integrados (CIs) possibilitou uma maior integrac¸a˜o e com-
pactac¸a˜o dos circuitos digitais. Ja´ os circuitos analo´gicos na˜o podem ser ta˜o compactados,
devido a` complexidade de dispositivos eletroˆnicos, como por exemplo capacitores e resis-
tores de precisa˜o, que impedem uma maior escala de integrac¸a˜o.
CAPI´TULO 1. 7
1.5 Limitac¸o˜es do sistema digital
Ha´ apenas um obsta´culo principal que conspira contra o emprego da tecnologia digital,
que e´ o fato de que “o mundo real e´ analo´gico”.
A maioria das grandezas f´ısicas, que normalmente constituem as entradas e sa´ıdas
de um sistema, sa˜o de natureza analo´gica. Sa˜o estas quantidades, como por exemplo,
temperatura, pressa˜o, posic¸a˜o, velocidade ou vaza˜o de um l´ıquido, que sa˜o monitoradas e
controladas. Para processar as informac¸o˜es analo´gicas contidas nas entradas e sa´ıdas de
um sistema, treˆs passos devem ser considerados:
1. Converter as entradas analo´gicas do mundo real para a forma digital;
2. Processar a informac¸a˜o digital;
3. Converter as sa´ıdas digitais de volta para a forma analo´gica do mundo real.
A figura abaixo mostra um diagrama em blocos de um sistema de controle digital
de temperatura. A temperatura analo´gica desejada e´ convertida para um valor digital,
atrave´s de um conversor A/D (conversor Analo´gico/Digital). A seguir, o sinal amostrado
e´ processado digitalmente por um sistema de controle, que pode ser um computador e que
fornece na sua sa´ıda um sinal digital para realizar o ajuste da temperatura. Este sinal
digital e´, enta˜o, convertido em um sinal analo´gico, atrave´s de um conversor D/A (conversor
Digital/Analo´gico), que por sua vez ira´ acionar analogicamente algum dispositivo, para
ajustar a temperatura no valor inicialmente desejado.
temperatura sinal de ajuste sinal de ajustetemperatura
analógica
desejada
digital digital analógicoA / D
conversor
D / A
conversor
digital
controle
Cap´ıtulo 2
2.1 Sistema decimal
O sistema nume´rico usado por todos e´ baseado no fato de que as pessoas possuem 10
dedos. Tal sistema emprega os d´ıgitos 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 e recebe o nome de sistema
decimal. Este sistema de numerac¸a˜o e´ chamado de sistema de base 10 ou e´ dito que tem
uma raiz 10, devido aos 10 d´ıgitos diferentes.
Por exemplo, o nu´mero decimal 1983.64 representa a seguinte soma de poteˆncias de
10:
1× 103 + 9× 102 + 8× 101 + 3× 100 + 6× 10−1 + 4× 10−2
Em geral o nu´mero decimal anan−1...a2a1a0.a−1a−2...a−m representa:
an × 10n + an−1 × 10n−1 + ...+ a2 × 102 + a1 × 101+
a0 × 100 + a−1 × 10−1 + a−2 × 10−2 + ...+ a−m × 10−m
onde cada coeficiente ai e´ um dos d´ıgitos 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 .
Como o sistema nume´rico decimal usa poteˆncias de 10, enta˜o e´ denominado de sistema
de base 10.
Para outros valores de base, obtem-se outros sistemas nume´ricos. Sistemas nume´ricos
na base r sa˜o representados como:
an×rn+an−1×rn−1+ ...+a2×r2+a1×r1+a0×r0+a−1×r−1+a−2×r−2+ ...+a−m×r−m
onde cada coeficiente ai e´ um dos d´ıgitos 0, 1, 2, ..., r − 1.
8
CAPI´TULO 2. 9
2.2 Nu´meros bina´rios
O sistema de numerac¸a˜o bina´rio usa apenas 2 s´ımbolos (0,1). Este sistema possui uma
raiz 2 ou e´ um sistema de numerac¸a˜o de base 2. Cada d´ıgito bina´rio e´ chamado de bit.
Na tabela abaixo, sa˜o apresentados os nu´meros bina´rios, correspondentes aos nu´meros
decimais de 0 a 20. Note atrave´s desta tabela que a cada d´ıgito bina´rio esta´ associada
uma poteˆncia de nu´mero 2 equivalente.
Contagem Contagem Bina´ria
Decimal 24 23 22 21 20
0 0
1 1
2 1 0
3 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0
19 1 0 0 1 1
20 1 0 1 0 0
CAPI´TULO 2. 10
2.2.1 Conversa˜o de nu´meros bina´rios em decimais
Conversa˜o de nu´meros inteiros
Exemplo 1 Converter o nu´mero bina´rio inteiro 10101 em um nu´mero decimal.
Poteˆncias de 2 24 23 22 21 20
Bina´rio 1 0 1 0 1
Decimal 16 + 4 + 1 = 21
Ou seja, 1.24 + 0.23 + 1.22 + 0.21 + 1.20 = 21 .
Para designar a base ou a raiz de um nu´mero, costuma-se colocar um ı´ndice apo´s o
nu´mero.
Assim: 101012 = 2110
Conversa˜o de nu´meros fraciona´rios
Exemplo 2 Converter o nu´mero bina´rio fraciona´rio 1010.101 em um nu´mero decimal.
Poteˆncias de 2 23 22 21 20 2−1 2−2 2−3
Bina´rio 1 0 1 0. 1 0 1
Decimal 8 + 2 + 0.5 + 0.125 = 10.625
Ou seja, 1.23 + 0.22 + 1.21 + 0.20 + 1.2−1 + 0.2−2 + 1.2−3 = 10.625 .
Assim: 1010.1012 = 10.62510
CAPI´TULO 2. 11
2.2.2 Conversa˜o de nu´meros decimais em bina´rios
Conversa˜o de nu´meros inteiros
Seja um nu´mero inteiro e decimal I. Escrevendo este nu´mero em poteˆncias de 2,
tem-se que:
I = an × 2n + an−1 × 2n−1 + ...+ a2 × 22 + a1 × 21 + a0 × 20 =
2(an × 2n−1 + an−1 × 2n−2 + ...+ a2 × 21 + a1 × 20) + a0
Dividindo-se I por 2, tem-se que o resto sera´ a0, onde a0 vale 0 ou 1. O quociente da
divisa˜o sera´:
an × 2n−1 + an−1 × 2n−2 + ...+ a2 × 21 + a1 × 20
Se o quociente acima for dividido por 2, o resto sera´ a1, onde a1 vale 0 ou 1. Repetindo
este processo, pode-se obter a2, ..., an−1, an, que sa˜o os coeficientes do nu´mero bina´rio
procurado.
Assim, para converter um nu´mero decimal inteiro em bina´rio, basta dividir o nu´mero
decimal por 2 ate´ que o quociente final seja 0. O nu´mero bina´rio sera´ formado por cada
um dos restos encontrados.
Exemplo 3 Converter o nu´mero decimal 25 em um nu´mero bina´rio.
Nu´mero decimal Divisa˜o por 2 Quociente Resto
25 25
2
12 1 = a0
12 12
2
6 0 = a1
6 6
2
3 0 = a2
3 3
2
1 1 = a3
1 1
2
0 1 = a4
Assim, 2510 = (a4a3a2a1a0)2 = 110012 .
Exerc´ıcio 1 Calcular os nu´meros bina´rios, correspondentes aos seguintes nu´meros deci-
mais: (a) 6 , (b) 11 , (c) 87, (d) 261 , (e) 3523
Resposta: (a) 110 , (b) 1011 , (c)1010111 , (d) 100000101 , (e) 110111000011 .
CAPI´TULO 2. 12
Conversa˜o de nu´meros fraciona´rios
Supondo que o nu´mero decimal F e´ um nu´mero menor que 1. Expressando F em
termos de poteˆncias de 2, tem-se que:
F = a−1 × 2−1 + a−2 × 2−2 + a−3 × 2−3 + ...+ a−m × 2−m + ...
Multiplicando F por 2, obtem-se:
2F = a−1 + a−2 × 2−1 + a−3 × 2−2 + ...+ a−m × 2−m+1 + ...
onde 2F e´ um nu´mero cuja parte inteira vale a−1, sendo que a−1 e´ igual 0 ou 1.
Subtraindo a−1 de 2F , obtem-se:
2F − a−1 = a−2 × 2−1 + a−3 × 2−2 + ...+ a−m × 2−m+1 + ...
Multiplicando a expressa˜o acima por 2, obtem-se um nu´mero, cuja parte inteira vale
a−2, onde a−2 e´ igual a 0 ou 1. Repetindo este procedimento, pode-se obter os coeficientes
a−3, ... , a−m, ...
Assim, para converter um nu´mero decimal fraciona´rio em bina´rio, basta multiplicar a
parte fraciona´ria do nu´mero decimal por 2. O nu´mero bina´rio fraciona´rio sera´ formado a
partir das partes inteiras de cada uma das multiplicac¸o˜es realizadas.
Exemplo 4 Converter o nu´mero decimal fraciona´rio 0.375em um nu´mero bina´rio.
Primeiramente o decimal 0.375 e´ multiplicado por 2, resultando no nu´mero 0.750.
O zero da parte inteira de 0.750 torna-se o bit mais pro´ximo da v´ırgula bina´ria (a−1).
A seguir, 0.750 e´ multiplicado por 2, resultando no nu´mero 1.500 . O nu´mero 1 da
parte inteira de 1.500 e´ o bit seguinte do nu´mero bina´rio (a−2). Depois disso, 0.500 e´
multiplicado por 2, dando um produto igual a 1.000, que corresponde ao u´ltimo d´ıgito
bina´rio.
Nu´mero decimal Multiplicac¸a˜o por 2 Parte Inteira
0.375 0.750 0 = a−1
0.750 1.500 1 = a−2
0.500 1.000 1 = a−3
Assim, 0.37510 = (0.a−1a−2a−3)2 = 0.0112 .
Verificac¸a˜o:
0.0112 = 1.2
−2 + 1.2−3 =
1
22
+
1
23
=
1
4
+
1
8
= 0.25 + 0.125 = 0.37510
CAPI´TULO 2. 13
O processo de conversa˜o e´ conclu´ıdo quando o produto for igual a 1. Pore´m, existem
nu´meros decimais em que na˜o ha´ uma conversa˜o exata.
Exemplo 5 Converter o nu´mero decimal 0.684 em um nu´mero bina´rio.
Nu´mero decimal Multiplicac¸a˜o por 2 Parte Inteira
0.684 1.368 1 = a−1
0.368 0.736 0 = a−2
0.736 1.472 1 = a−3
0.472 0.944 0 = a−4
0.944 1.888 1 = a−5
0.888 1.776 1 = a−6
0.776 1.552 1 = a−7
0.552 1.104 1 = a−8
etc.
Assim, 0.68410 = 0.a−1a−2a−3a−4a−5a−6a−7a−8...2 = 0.10101111...2 .
No caso de nu´meros decimais com parte inteira e com parte fraciona´ria, basta converter
primeiramente a parte inteira e depois converter a parte fraciona´ria do nu´mero decimal.
O nu´mero bina´rio resultante sera´ a combinac¸a˜o dos dois processos.
Exemplo 6 Converter o nu´mero decimal 4.625 em um nu´mero bina´rio.
Decimal inteiro Divisa˜o por 2 Quociente Resto
4 4
2
2 0 = a0
2 2
2
1 0 = a1
1 1
2
0 1 = a2
Decimal fraciona´rio Multiplicac¸a˜o por 2 Parte Inteira
0.625 1.250 1 = a−1
0.250 0.500 0 = a−2
0.500 1.000 1 = a−3
Assim, 4.62510 = (a2a1a0.a−1a−2a−3)2 = 100.1012 .
Exerc´ıcio 2 Calcular os nu´meros bina´rios, correspondentes aos seguintes nu´meros deci-
mais: (a) 0.27 , (b) 1010,1
Resposta: (a) 0.01000101... , (b) 1111110010,000110011...
CAPI´TULO 2. 14
2.3 Nu´meros hexadecimais
O sistema de numerac¸a˜o hexadecimal tem raiz 16 ou base 16 e usa os nu´meros de 0 a
9 e as letras A, B, C, D, E e F. A letra A corresponde ao nu´mero decimal 10, enquanto
que as demais letras B, C, D, E e F correspondem, respectivamente, aos nu´meros 11,
12, 13, 14 e 15 .
Decimal Bina´rio Hexadecimal Decimal Bina´rio Hexadecimal
0 0000 0 16 0001 0000 10
1 0001 1 17 0001 0001 11
2 0010 2 18 0001 0010 12
3 0011 3 19 0001 0011 13
4 0100 4 20 0001 0100 14
5 0101 5 21 0001 0101 15
6 0110 6 22 0001 0110 16
7 0111 7 23 0001 0111 17
8 1000 8 24 0001 1000 18
9 1001 9 25 0001 1001 19
10 1010 A 26 0001 1010 1A
11 1011 B 27 0001 1011 1B
12 1100 C 28 0001 1100 1C
13 1101 D 29 0001 1101 1D
14 1110 E 30 0001 1110 1E
15 1111 F 31 0001 1111 1F
O sistema hexadecimal possui a vantagem de permitir converter diretamente um
nu´mero bina´rio de 4 bits, ou seja, cada nu´mero bina´rio de 4 bits pode ser representado
por um u´nico d´ıgito hexadecimal.
CAPI´TULO 2. 15
2.3.1 Conversa˜o de nu´meros hexadecimais em decimais
Conversa˜o de nu´meros inteiros
Exemplo 7 Converter o nu´mero hexadecimal inteiro 2B616 em um nu´mero decimal.
Poteˆncias de 16 162 161 160
Hexadecimal 2 B 6
Decimal 2.256 + B.16 + 6.1 = 694
Ou seja, 2.162 + B.161 + 6.160 = 2.162 + 11.161 + 6.160 = 694 .
Assim: 2B616 = 69410
Como os nu´meros hexadecimais podem ser facilmente convertidos para nu´meros bi-
na´rios, pode-se usar este fato para converter o nu´mero hexadecimal 2B6 para decimal.
Convertendo o nu´mero hexadecimal 2B6 em nu´mero bina´rio, obtem-se:
2B616 = 0010 1011 01102
Usando o me´todo de conversa˜o de nu´meros bina´rios para decimais da sec¸a˜o 2.2.1,
tem-se que:
0010 1011 01102 = 0.2
11 + 0.210 + 1.29 + 0.28 +
1.27 + 0.26 + 1.25 + 1.24 +
0.23 + 1.22 + 1.21 + 0.20 ,
ou seja: 2B616 = 0010 1011 01102 = 69410 .
Exerc´ıcio 3 Converter os seguintes nu´meros hexadecimais em decimais:
(a) D5216 (b) ABCD16
Respostas:
(a) 341010 (b) 4398110
CAPI´TULO 2. 16
Conversa˜o de nu´meros fraciona´rios
Exemplo 8 Converter o nu´mero hexadecimal fraciona´rio A3F.C16 em um nu´mero deci-
mal.
Poteˆncias de 16 162 161 160 16−1
Hexadecimal A 3 F. C
Decimal A.256 + 3.16 + F.1 + C. 0.0625 = 2623.75
Ou seja, A.162 + 3.161 + F.160 + C.16−1 = 10.162 + 3.161 + 15.160 + 12.16−1 =
2623.75 .
Assim: A3F.C16 = 2623.7510
Outro me´todo de conversa˜o do nu´mero hexadecimal A3F.C para decimal seria con-
verter primeiramente o nu´mero para bina´rio e depois converter o nu´mero bina´rio resultante
para decimal, atrave´s do me´todo de conversa˜o da sec¸a˜o 2.2.1 .
Convertendo o nu´mero hexadecimal A3F.C em nu´mero bina´rio, obtem-se:
A3F.C16 = 1010 0011 1111. 11002
Usando o me´todo de conversa˜o de nu´meros bina´rios para decimais da sec¸a˜o 2.2.1,
tem-se que:
1010 0011 1111. 11002 = 1.2
11 + 0.210 + 1.29 + 0.28 +
0.27 + 0.26 + 1.25 + 1.24 +
1.23 + 1.22 + 1.21 + 1.20 +
1.2−1 + 1.2−2 + 0.2−3 + 0.2−4 ,
ou seja: A3F.C16 = 1010 0011 1111. 11002 = 2623.7510 .
Exerc´ıcio 4 Converter os seguintes nu´meros hexadecimais em decimais:
(a) D3.E16 (b) 1111.116
Respostas:
(a) 211.87510 (b) 4369.062510
CAPI´TULO 2. 17
2.3.2 Conversa˜o de nu´meros decimais em hexadecimais
Conversa˜o de nu´meros inteiros
O processo de conversa˜o de nu´meros decimais inteiros em hexadecimais e´ semelhante
ao processo descrito na sec¸a˜o 2.2.2 . Para isso, basta dividir o nu´mero decimal por 16,
de modo que o resto da divisa˜o e´ o d´ıgito menos significativo do nu´mero hexadecimal e
assim, sucessivamente, ate´ que o quociente obtido seja 0.
Exemplo 9 Converter o nu´mero decimal 4510 em um nu´mero hexadecimal.
Nu´mero decimal Divisa˜o por 16 Quociente Resto
45 45
16
2 13 = D = a0
2 2
16
0 2 = a1
Assim, 4510 = (a1a0)16 = 2D16 .
Como os nu´meros bina´rios podem ser facilmente convertidos para nu´meros hexadeci-
mais, pode-se tambe´m usar este fato para converter o nu´mero decimal 45 para hexade-
cimal. Usando o me´todo de conversa˜o de nu´meros decimais para bina´rios da sec¸a˜o 2.2.2,
tem-se que:
Nu´mero decimal Divisa˜o por 2 Quociente Resto
45 45
2
22 1 = a0
22 22
2
11 0 = a1
11 11
2
5 1 = a2
5 5
2
2 1 = a3
2 2
2
1 0 = a4
1 1
2
0 1 = a5
Assim, 4510 = (a5a4a3a2a1a0)2 = 1011012 .
Para converter o nu´mero bina´rio 1011012 em hexadecimal, basta separar o nu´mero em
grupos de 4 bits a partir da v´ırgula bina´ria. Cada grupo de 4 bits e´ depois transformado
em um d´ıgito hexadecimal equivalente.
Assim: 4510 = 0010 11012 = 2D16 .
CAPI´TULO 2. 18
Exerc´ıcio 5 Converter os seguintes nu´meros decimais em hexadecimais:
(a) 256010 (b) 300010
Respostas:
(a) A0016 (b) BB816
Conversa˜o de nu´meros fraciona´rios
O processo de conversa˜o de nu´meros decimais fraciona´rios em hexadecimais e´ seme-
lhante ao processo descrito na sec¸a˜o 2.2.2. No caso de nu´meros decimais com parte inteira
e com parte fraciona´ria, basta converter primeiramente a parte inteira e depois converter a
parte fraciona´ria do nu´mero decimal. O nu´mero hexadecimal resultante sera´ a combinac¸a˜o
dos dois processos.
Exemplo 10 Converter o nu´mero decimal 250.2510 em um nu´mero hexadecimal.
Primeiramente deve-se converter a parte inteira (250), atrave´s do processo de divisa˜o
por 16. A parte fraciona´ria (0.25) deve ser multiplicada por 16, cujo resultado e´ 4.00.
O inteiro 4 obtido sera´ o primeiro d´ıgito hexadecimal apo´s a v´ırgula. Como a parte
fraciona´ria obtida apo´s a v´ırgula do 4 vale zero, o processo de multiplicac¸a˜o termina.
Decimal inteiro Divisa˜o por 16 Quociente Resto
250 250
16
15 10 = A = a0
15 1516
0 15 = F = a1
Decimal fraciona´rio Multiplicac¸a˜o por 16 Parte Inteira
0.25 4.00 4 = a−1
Assim, 250.2510 = (a1a0.a−1)16 = FA.416 .
CAPI´TULO 2. 19
Como os nu´meros bina´rios podem ser facilmente convertidos para nu´meros hexadeci-
mais, pode-se tambe´m usar este fato para converter o nu´mero decimal 250.25 para hexade-
cimal. Usando o me´todo de conversa˜o de nu´meros decimais para bina´rios da sec¸a˜o 2.2.2,
tem-se que:
Decimal inteiro Divisa˜o por 2 Quociente Resto
250 250
2
125 0 = a0
125 125
2
62 1 = a1
62 62
2
31 0 = a2
31 31
2
15 1 = a3
15 15
2
7 1 = a4
7 7
2
3 1 = a5
3 3
2
1 1 = a6
1 1
2
0 1 = a7
Decimal fraciona´rio Multiplicac¸a˜o por 2 Parte Inteira
0.25 0.50 0 = a−1
0.50 1.00 1 = a−2
Assim, 250.2510 = (a7a6a5a4a3a2a1a0a−1a−2)2 = 11111010.012 .
Para converter o nu´mero bina´rio 11111010.012 em hexadecimal, basta separar o nu´-
mero em grupos de 4 bits a partir da v´ırgula bina´ria. Cada grupo de 4 bits e´ depois
transformado em um d´ıgito hexadecimal equivalente.
Assim: 250.2510 = 1111 1010.01002 = FA.416 .
Exerc´ıcio 6 Converter os seguintes nu´meros decimais em hexadecimais:
(a) 255.87510 (b) 10000.0039062510
Respostas:
(a) FF.E16 (b) 2710.0116
CAPI´TULO 2. 20
2.4 Complemento de 2
A representac¸a˜o do nu´mero na forma de complemento de 2 e´ u´til na representac¸a˜o de
nu´meros positivos e negativos. Esta forma possibilita representar o sinal, assim como, a
amplitude do nu´mero.
Supondo-se um registrador de 8 bits, como o da figura abaixo, o bit mais significativo
e´ o bit de sinal, que pode ser 0 ou 1. Se o bit de sinal for zero, enta˜o o nu´mero sera´
positivo. Caso contra´rio, se o bit de sinal for 1, enta˜o o nu´mero sera´ negativo. Os demais
7 bits representam a amplitude do nu´mero.
sinal︷ ︸︸ ︷
0=+ ou 1=- ︸ ︷︷ ︸
amplitude
A tabela a seguir, mostra a representac¸a˜o do complemento de 2 de alguns nu´meros
positivos e negativos. Note que as representac¸o˜es em complemento de 2 para todos os
valores positivos sa˜o as mesmas que as equivalentes bina´rias.
Decimal Complemento de 2 Decimal Complemento de 2
com sinal com 8 bits com sinal com 8 bits
Sinal Amplitude Sinal Amplitude
+0 0 000 0000 -1 1 111 1111
+1 0 000 0001 -2 1 111 1110
+2 0 000 0010 -3 1 111 1101
+3 0 000 0011 -4 1 111 1100
+4 0 000 0100 -5 1 111 1011
+5 0 000 0101 -6 1 111 1010
+6 0 000 0110 -7 1 111 1001
+7 0 000 0111 -8 1 111 1000
+8 0 000 1000 -9 1 111 0111
+9 0 000 1001 -10 1 111 0110
+10 0 000 1010 -11 1 111 0101
. . . . . . . .
+124 0 111 1100 -125 1 000 0011
+125 0 111 1101 -126 1 000 0010
+126 0 111 1110 -127 1 000 0001
+127 0 111 1111 -128 1 000 0000︸ ︷︷ ︸
igual ao bina´rio
CAPI´TULO 2. 21
2.4.1 Conversa˜o de nu´mero decimal negativo em complemento
de 2
1) converter o nu´mero decimal para bina´rio, considerando o bit de sinal;
2) separar o bit de sinal da amplitude do nu´mero bina´rio;
3) converter a amplitude do nu´mero bina´rio (sem o bit de sinal) para a forma de
complemento de 1. Para isso, basta trocar os nu´meros 0 por nu´meros 1, e vice versa,
trocar os nu´meros 1 por nu´meros 0;
4) somar 1 ao nu´mero complemento de 1 obtido na etapa anterior, obtendo-se assim,
a forma em complemento de 2 sem o sinal;
5) colocar o bit de sinal, separado na etapa 2, na frente do nu´mero, obtendo-se assim,
o nu´mero complemento de 2 com sinal.
Exemplo 11 Conversa˜o do nu´mero decimal com sinal -1 para um nu´mero em comple-
mento de 2 com 8 bits.
Etapa 1 nu´mero bina´rio com sinal 10000001
Etapa 2 bit de sinal = 1 , amplitude = 0000001
Etapa 3 complemento de 1 = 1111110
Etapa 4 complemento de 2 sem sinal: 1111111
Etapa 5 complemento de 2 com sinal: 11111111
Exerc´ıcio 7 Converter os seguintes nu´meros decimais com sinais em seus equivalentes
em complemento de 2 com 8 bits:
(a) +110 (b) -25
Respostas:
(a) 01101110 (b) 11100111
CAPI´TULO 2. 22
2.4.2 Conversa˜o de nu´mero em complemento de 2 com bit de
sinal 1 para decimal
1) separar o bit de sinal da amplitude do nu´mero bina´rio;
2) converter a amplitude do nu´mero (sem o bit de sinal) para a forma de complemento
de 1. Para isso, basta trocar os nu´meros 0 por nu´meros 1, e vice versa, trocar os nu´meros
1 por nu´meros 0;
3) somar 1 ao nu´mero complemento de 1, obtido na etapa anterior, obtendo-se assim,
o nu´mero na forma bina´ria;
4) converter o nu´mero bina´rio em um nu´mero decimal;
5) colocar o sinal correspondente ao bit de sinal, separado na etapa 1, em frente do
nu´mero decimal.
Exemplo 12 Conversa˜o do nu´mero em complemento de 2 11111000 em um nu´mero de-
cimal com sinal.
Etapa 1 bit de sinal = 1 , amplitude = 1111000
Etapa 2 complemento de 1 = 0000111
Etapa 3 forma bina´ria = 0001000
Etapa 4 nu´mero decimal sem sinal = 8
Etapa 5 nu´mero decimal com sinal = -8
Exerc´ıcio 8 Converter os seguintes nu´meros em complemento de 2 em seus equivalentes
decimais com sinais:
(a) 00011111 (b) 11001000
Respostas:
(a) +31 (b) -56
CAPI´TULO 2. 23
2.5 Soma e subtrac¸a˜o em complemento de 2
As regras para a adic¸a˜o bina´ria de 2 bits sa˜o:
Regra 1 Regra 2 Regra 3 Regra 4 Regra 5
0
+0
0
0
+1
1
1
+0
1
1
+1
10
1
+1
1
11
Exemplo 13 Adic¸a˜o de 2 nu´meros positivos.
Decimal Entradas em complemento de 2
(+1)
+ (+3)
+4
0000 0001
+ 0000 0011
0000 0100 resultado em complemento de 2
Exemplo 14 Adic¸a˜o de 2 nu´meros negativos.
Decimal Entradas em complemento de 2
(−1)
+ (−3)
−4
1111 1111
+ 1111 1101
1 1111 1100 resultado em complemento de 2
⇓
descarte
Exemplo 15 Adic¸a˜o de um nu´mero positivo menor a um negativo maior.
Decimal Entradas em complemento de 2
(+1)
+ (−3)
−2
0000 0001
+ 1111 1101
1111 1110 resultado em complemento de 2
Exemplo 16 Adic¸a˜o de um nu´mero positivo maior a um negativo menor.
Decimal Entradas em complemento de 2
(+3)
+ (−1)
+2
0000 0011
+ 1111 1111
1 0000 0010 resultado em complemento de 2
⇓
descarte
CAPI´TULO 2. 24
Exemplo 17 Subtrac¸a˜o de 2 nu´meros positivos.
Decimal Entradas em complemento de 2
(+3)
− (+1)
+2
0000 0011
−0000 0001 −→
0000 0011
+ 1111 1111
1 0000 0010 resultado em
⇓ complemento de 2
descarte
Exemplo 18 Subtrac¸a˜o de 2 nu´meros negativos.
Decimal Entradas em complemento de 2
(−3)
− (−1)
−2
1111 1101
−1111 1111 −→
1111 1101
+ 0000 0001
1111 1110 resultado em
complemento de 2
Exemplo 19 Subtraindo um nu´mero negativo de um positivo.
Decimal Entradas em complemento de 2
(+3)
− (−1)
+4
0000 0011
−1111 1111 −→
0000 0011
+ 0000 0001
0000 0100 resultado em
complemento de 2
Exemplo 20 Subtraindo um nu´mero positivo de um negativo.
Decimal Entradas em complemento de 2
(−3)
− (+1)
−4
1111 1101
−0000 0001 −→
1111 1101
+ 1111 1111
1 1111 1100 resultado em
⇓ complemento de 2
descarte
CAPI´TULO 2. 25
2.6 Co´digo BCD
O co´digo BCD (Binary Coded Decimal - Decimal Codificado em Bina´rio) e´ utilizado
por tornar a conversa˜o em decimal muito mais simples. A tabela abaixo mostra o co´digo
BCD de 4 bits para os d´ıgitos decimais de 0 a 9. Este co´digo tambe´m e´ conhecido como
BCD 8421, devido ao peso de cada casa no co´digo de 4 bits.
Decimal BCD
8 4 2 1
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
2.6.1 Conversa˜o de nu´mero decimal inteiro em BCD
Esta conversa˜o e´ muito simples. Basta converter cada d´ıgito decimal em seu equiva-
lente bina´rio de 4 bits.
Exemplo 21 Converter o nu´mero decimal 150 em BCD.
Decimal 1 5 0
BCD 0001 0101 0000
Assim, o nu´mero decimal 150 e´igual ao nu´mero BCD 000101010000 .
CAPI´TULO 2. 26
2.6.2 Conversa˜o de nu´mero decimal fraciona´rio em BCD
Cada d´ıgito decimal e´ convertido em seu equivalente BCD de 4 bits, de modo que a
v´ırgula decimal se transforma na v´ırgula bina´ria.
Exemplo 22 Converter o nu´mero decimal 32,84 em BCD.
Decimal 3 2 , 8 4
BCD 0011 0010 , 1000 0100
Assim, o nu´mero decimal 32,84 e´ igual ao nu´mero BCD 00110010,10000100 .
2.6.3 Conversa˜o de nu´mero BCD inteiro em decimal
O nu´mero BCD deve ser dividido em grupos de 4 bits, a partir da v´ırgula bina´ria.
Cada grupo de 4 bits e´ depois convertido em seu decimal equivalente.
Exemplo 23 Converter o nu´mero BCD 10010110 em decimal.
BCD 1001 0110
Decimal 9 6
Assim, o nu´mero BCD 10010110 e´ igual ao nu´mero decimal 96 .
2.6.4 Conversa˜o de nu´mero BCD fraciona´rio em decimal
O nu´mero BCD deve ser dividido em grupos de 4 bits, a partir da v´ırgula bina´ria.
Cada grupo de 4 bits e´ depois convertido em seu decimal equivalente. A v´ırgula bina´ria
torna-se a v´ırgula decimal no nu´mero decimal
Exemplo 24 Converter o nu´mero BCD 01110001,00001000 em decimal.
BCD 0111 0001 , 0000 1000
Decimal 7 1 , 0 8
Assim, o nu´mero BCD 01110001,00001000 e´ igual ao nu´mero decimal 71,08 .
CAPI´TULO 2. 27
2.6.5 Conversa˜o de nu´mero BCD em bina´rio
Para converter um nu´mero BCD em bina´rio, basta converter o nu´mero BCD em de-
cimal e depois converter o nu´mero decimal em bina´rio, seguindo as regras da sec¸a˜o 2.2.2.
Exemplo 25 Converter o nu´mero BCD 000100000011,0101 em bina´rio.
BCD 0001 0000 0011, 0101
Decimal 1 0 3, 5
Decimal inteiro Divisa˜o por 2 Quociente Resto
103 103
2
51 1
51 51
2
25 1
25 25
2
12 1
12 12
2
6 0
6 6
2
3 0
3 3
2
1 1
1 1
2
0 1
Decimal fraciona´rio Multiplicac¸a˜o por 2 Parte Inteira
0.5 1.0 1
Assim, o nu´mero BCD 000100000011,0101 e´ igual ao nu´mero bina´rio 1100111,1 .
2.6.6 Conversa˜o de nu´mero bina´rio em BCD
Para converter um nu´mero bina´rio em BCD, basta converter o nu´mero bina´rio em
decimal, seguindo as regras da sec¸a˜o 2.2.1, e depois converter o nu´mero decimal em BCD.
Exemplo 26 Converter o nu´mero bina´rio 10001010,101 em BCD.
Poteˆncias de 2 27 26 25 24 23 22 21 20 2−1 2−2 2−3
Bina´rio 1 0 0 0 1 0 1 0, 1 0 1
Decimal 128 + 8 + 2 + 0.5 + 0.125 = 138.625
Decimal 1 3 8 , 6 2 5
BCD 0001 0011 1000 , 0110 0010 0101
Assim, o nu´mero bina´rio 10001010,101 e´ igual ao nu´mero
BCD 000100111000,011000100101.
CAPI´TULO 2. 28
Exerc´ıcio 9 Converter os seguintes nu´meros de decimal para BCD:
(a) 6 (b) 99,9 (c) 145,6 (d) 21,001
Respostas:
(a) 0110 (b) 10011001,1001 (c) 000101000101,0110 (d) 00100001,000000000001
Exerc´ıcio 10 Converter os seguintes nu´meros de BCD para decimal:
(a) 00010111 (b) 10000110 (c) 00110010,10010100 (d) 0001000000000000,0101
Respostas:
(a) 17 (b) 86 (c) 32,94 (d) 1000,5
Exerc´ıcio 11 Converter os seguintes nu´meros de BCD para bina´rio:
(a) 01001001 (b) 01100000,00100101
Respostas:
(a) 110001 (b) 111100,01
Exerc´ıcio 12 Converter os seguintes nu´meros de bina´rio para BCD:
(a) 11100,1 (b) 100111,11
Respostas:
(a) 00101000,0101 (b) 00111001,01110101
CAPI´TULO 2. 29
2.7 Exerc´ıcios
Exerc´ıcio 13 Converter os nu´meros bina´rios em decimais.
a) 110101.1012
b) 1010101.1112
Exerc´ıcio 14 Converter os nu´meros decimais em bina´rios.
a) 0.187510
b) 25.68410
Exerc´ıcio 15 Converter os nu´meros hexadecimais em decimais.
a) 9F16
b) EBA.C16
Exerc´ıcio 16 Converter os nu´meros decimais em hexadecimais.
a) 8010
b) 204.12510
Exerc´ıcio 17 Converter os nu´meros bina´rios em hexadecimais .
a) 1001.012
b) 10101011.112
Exerc´ıcio 18 Converter os nu´meros decimais em complemento de 2 de 8 bits.
a) −9010
b) +1310
Exerc´ıcio 19 Converter os nu´meros na notac¸a˜o complemento de 2 em decimais.
a) 01110000
b) 11011001
CAPI´TULO 2. 30
Exerc´ıcio 20 Converter os nu´meros do co´digo BCD para bina´rio.
a) 00011000
b) 00110111.0101
Exerc´ıcio 21 Converter os nu´meros bina´rios para o co´digo BCD.
a) 100002
b) 101011.012
Exerc´ıcio 22 Um estudante de medicina com FACA16 motivos procurou uma ageˆncia
de automo´veis para comprar 102 carros importados com ACABA16 reais. Sabendo-se que
cada carro custa 35000010 reais, pergunta-se:
a) Quantos motivos na base 10 o estudante tinha para comprar os carros?
b) E´ poss´ıvel fazer a compra dos carros?
Cap´ıtulo 3
3.1 Portas lo´gicas
As portas lo´gicas constituem os elementos ba´sicos dos sistemas digitais. Estas portas
operam em apenas dois estados: 0 ou 1, conforme mostrado na tabela abaixo:
Lo´gica 1 Lo´gica 0
Chave Fechada Chave Aberta
Ligado Desligado
Sim Na˜o
Verdadeiro Falso
Tensa˜o de 3 a 5 Volts Tensa˜o de 0 Volt
Um matema´tico ingleˆs, chamado George Boole (1815-1864), desenvolveu uma a´lgebra
baseada na lo´gica de apenas treˆs palavras: E (AND), OU (OR) e NA˜O (NOT). A partir
de sua a´lgebra foram desenvolvidas 3 portas lo´gicas ba´sicas, suficientes para construir
todos os sistemas digitais: porta E (AND), porta OU (OR) e porta NA˜O (NOT).
3.2 Porta E - AND
A porta E - AND e´ chamada de porta “tudo ou nada.” A ide´ia do funcionamento
desta porta e´ apresentada na figura abaixo. Segundo esta figura, a laˆmpada Y somente e´
acesa quando as duas chaves A e B estiverem simultaneamente fechadas.
A
-
+
B
Y
Figura 3.1: Circuito AND representado por chaves.
31
CAPI´TULO 3. 32
Todas as combinac¸o˜es poss´ıveis das chaves A e B sa˜o mostradas na tabela a seguir, que
recebe o nome de “tabela da verdade”. Segundo esta tabela, somente quando as chaves
A e B estiverem simultaneamente fechadas, a laˆmpada Y estara´ acesa.
Chaves de entrada Laˆmpada acesa
A B Y
aberta aberta na˜o
aberta fechada na˜o
fechada aberta na˜o
fechada fechada sim
Tabela 3.1: Tabela da Verdade.
O s´ımbolo lo´gico para a porta AND com 2 entradas e 1 sa´ıda e´ apresentado na figura
abaixo. As entradas sa˜o representadas por A e B e a sa´ıda por Y.
A
Y SaídaEntradas B
Figura 3.2: S´ımbolo da porta AND com 2 entradas.
A tabela da verdade da porta AND esta´ representada na figura abaixo. Note que
apenas quando as entradas A e B forem 1, a sa´ıda Y sera´ 1.
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Tabela 3.2: Tabela da Verdade da porta AND com 2 entradas.
A a´lgebra booleana e´ uma forma simbo´lica de mostrar como operam as portas lo´gicas.
A expressa˜o booleana da porta AND de 2 entradas e´ escrita como:
Y = AB
A expressa˜o acima e´ lida como: Y e´ igual a A AND B. A expressa˜o acima na˜o deve
ser confundida com a a´lgebra regular, ou seja, Y na˜o e´ igual a A vezes B.
CAPI´TULO 3. 33
Na figura abaixo, esta´ representado um circuito lo´gico AND com 3 entradas A, B, C
e 1 sa´ıda Y.
A
C
Y SaídaEntradas B
Figura 3.3: S´ımbolo da porta AND com 3 entradas.
Na tabela abaixo, esta´ representada a tabela da verdade correspondente a este circuito.
Nesta tabela sa˜o mostradas todas as 8 combinac¸o˜es poss´ıveis entre as entradas A, B e C.
Note que somente quando todas as entradas forem 1, a sa´ıda sera´ ativada como 1.
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Tabela 3.3: Tabela da Verdade da porta AND com 3 entradas.
A expressa˜o booleana da porta AND de 3 entradas e´ escrita como:
Y = ABC
3.3 Porta OU - OR
A porta OU - OR e´ chamada de porta “qualquer”. A ide´ia do funcionamento desta
porta e´ apresentada na figura abaixo. Segundo esta figura, a laˆmpada Y e´ acesa quando
pelo menos uma das chaves A ou B estiverem fechadas.
-
+
A
B
Y
Figura 3.4: Circuito OR representado por chaves.
CAPI´TULO 3. 34
Todas as combinac¸o˜esposs´ıveis das chaves A e B sa˜o mostradas na tabela a seguir, que
recebe o nome de “tabela da verdade”. Segundo esta tabela, a laˆmpada Y estara´ acesa
quando pelo menos uma das chaves A ou B estiverem fechadas. A laˆmpada somente
estara´ apagada quando as 2 chaves estiverem abertas.
Chaves de entrada Laˆmpada acesa
A B Y
aberta aberta na˜o
aberta fechada sim
fechada aberta sim
fechada fechada sim
Tabela 3.4: Tabela da Verdade.
O s´ımbolo lo´gico para a porta OR com 2 entradas e 1 sa´ıda esta´ desenhado na figura
abaixo. As entradas sa˜o representadas por A e B e a sa´ıda por Y.
A
Y SaídaEntradas
B
Figura 3.5: S´ımbolo da porta OR com 2 entradas.
A tabela da verdade da porta OR esta´ representada na figura abaixo. Note que quando
pelo menos uma das entradas A ou B forem 1, a sa´ıda Y sera´ 1. A sa´ıda somente sera´ 0
quando todas as entradas forem 0.
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Tabela 3.5: Tabela da Verdade da porta OR com 2 entradas.
A expressa˜o booleana da porta OR de 2 entradas e´ escrita como:
Y = A + B
A expressa˜o acima e´ lida como: Y e´ igual a A OU B. A expressa˜o acima na˜o deve ser
confundida com a a´lgebra regular, ou seja, Y na˜o e´ igual a A mais B.
CAPI´TULO 3. 35
Na figura abaixo, esta´ representado um circuito lo´gico OR com 3 entradas A, B, C e
1 sa´ıda Y.
A
C
Y SaídaEntradas B
Figura 3.6: S´ımbolo da porta OR com 3 entradas.
Na tabela a seguir, esta´ representada a tabela da verdade correspondente a este cir-
cuito. Nesta tabela sa˜o mostradas todas as 8 combinac¸o˜es poss´ıveis entre as entradas A,
B e C. Note que quando pelo menos uma das entradas forem 1, a sa´ıda sera´ ativada como
1. A sa´ıda somente sera´ 0 quando todas as entradas forem 0.
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Tabela 3.6: Tabela da Verdade da porta OR com 3 entradas.
A expressa˜o booleana da porta OR de 3 entradas e´ escrita como:
Y = A+B + C
A expressa˜o acima e´ lida como:Y e´ igual a A ou B ou C e na˜o como A mais B mais C.
3.4 Porta NA˜O - NOT
Uma porta NOT e´ tambe´m chamada de inversor. A ide´ia do funcionamento desta
porta e´ apresentada na figura abaixo. Segundo esta figura, a laˆmpada Y acende quando
a chave A esta´ aberta e apaga em caso contra´rio.
-
+
A
resistência
Y
Figura 3.7: Circuito NOT representado por chave.
CAPI´TULO 3. 36
A porta NA˜O - NOT tem apenas 1 entrada e 1 sa´ıda. A figura abaixo ilustra os
s´ımbolos poss´ıveis para esta porta .
Y Saída
ou
ou
Entrada A
Y Saída
naentradadeumbloco
Entrada A
Figura 3.8: S´ımbolos poss´ıveis para a porta NOT.
A tabela da verdade da porta NOT e´ a seguinte:
A Y
0 1
1 0
Tabela 3.7: Tabela da Verdade da porta NOT.
Segundo esta tabela, se a entrada A for 1, enta˜o a sa´ıda Y sera´ 0 e se a entrada A for
0, enta˜o a sa´ıda Y sera´ 1. Ou seja, o valor da sa´ıda Y sera´ sempre invertido com relac¸a˜o
a` entrada A. Esta inversa˜o e´ tambe´m chamada de negac¸a˜o.
A expressa˜o booleana da inversa˜o e´ dada por:
Y = A¯
A expressa˜o acima deve ser lida como: Y e´ igual a na˜o A.
A figura abaixo mostra o que aconteceria se fossem usados 2 inversores em se´rie, ou
seja, a entrada A seria invertida 2 vezes de modo que a sa´ıda Y final seria igual a` entrada
A.
= A = YA A A
Figura 3.9: Inversa˜o dupla.
CAPI´TULO 3. 37
3.5 Porta NA˜O E - NE - NAND
A porta Na˜o E ou NE ou NAND esta´ representada na figura abaixo. Esta porta nada
mais e´ que uma porta AND com um inversor na sua sa´ıda.
A AB Y=AB
B
Figura 3.10: Porta NAND representada atrave´s de uma porta AND e de uma porta NOT.
O s´ımbolo lo´gico simplificado de uma porta NAND e´ apresentado na figura 3.11. Este
s´ımbolo simplificado e´ um AND com um c´ırculo na sa´ıda, que representa o inversor.
A
B
Y=AB
Figura 3.11: S´ımbolo da porta NAND com 2 entradas.
A expressa˜o booleana da porta NAND de 2 entradas e´ dada por:
Y = AB
A tabela da verdade da porta NAND de 2 entradas e´ apresentada a seguir. Note que
a sa´ıda da porta NAND corresponde a sa´ıda invertida da porta AND, ou seja, a sa´ıda da
porta NAND somente e´ 0, quando as 2 entradas A e B forem 1.
A B Sa´ıda AND Sa´ıda NAND
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
Tabela 3.8: Tabela da verdade das portas AND e NAND com 2 entradas.
CAPI´TULO 3. 38
3.6 Porta NA˜O OU - NOU - NOR
A porta NA˜O OU ou NOU ou NOR esta´ representada na figura abaixo. Esta porta
nada mais e´ que uma porta OR com um inversor na sua sa´ıda.
Y=A+BA+BA
B
Figura 3.12: Porta NOR representada atrave´s de uma porta OR e de uma porta NOT.
O s´ımbolo lo´gico simplificado de uma porta NOR e´ apresentado na figura 3.13. Este
s´ımbolo simplificado e´ um OR com um c´ırculo na sa´ıda, que representa o inversor.
Y=A+BA
B
Figura 3.13: S´ımbolo da porta NOR com 2 entradas.
A expressa˜o booleana da porta NOR de 2 entradas e´ dada por:
Y = A+B
A tabela da verdade da porta NOR de 2 entradas e´ apresentada a seguir. Note que a
sa´ıda da porta NOR corresponde a sa´ıda invertida da porta OR, ou seja, a sa´ıda da porta
NOR somente e´ 1, quando as 2 entradas A e B forem 0.
A B Sa´ıda OR Sa´ıda NOR
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
Tabela 3.9: Tabela da verdade das portas OR e NOR com 2 entradas.
CAPI´TULO 3. 39
3.7 Porta Ou-Exclusivo - XOR
A sa´ıda da porta Ou-Exclusivo vale 1 quando a quantidade de entradas no n´ıvel 1 for
ı´mpar. No caso de uma porta com 2 entradas, pode-se tambe´m dizer que a sa´ıda vale 1
quando as duas entradas A e B sa˜o diferentes. A tabela da verdade da porta Ou-Exclusivo
com 2 entradas e´ apresentada a seguir.
A B Sa´ıda Ou-Exclusivo
0 0 0
0 1 1
1 0 1
1 1 0
Tabela 3.10: Tabela da verdade da porta Ou-Exclusivo com 2 entradas.
A expressa˜o booleana da porta Ou-Exclusivo pode ser desenvolvida a partir da tabela
da verdade acima, ou seja:
Y = A¯B + AB¯
O circuito lo´gico correspondente a` expressa˜o booleana anterior esta´ representado na
figura abaixo.
Y=AB+ AB
B
A
Figura 3.14: Circuito lo´gico que executa a func¸a˜o Ou-Exclusivo.
O s´ımbolo lo´gico padronizado para a porta Ou-Exclusivo, que e´ equivalente ao circuito
acima, e´ apresentado na figura abaixo.
A Y = A B
B
+
Figura 3.15: S´ımbolo simplificado da porta Ou-Exclusivo com 2 entradas.
A expressa˜o booleana simplificada para a porta Ou-Exclusivo de 2 entradas e´ dada
por:
Y = A⊕B
onde o s´ımbolo ⊕ significa a func¸a˜o Ou-Exclusivo.
CAPI´TULO 3. 40
3.8 Porta Na˜o-Ou-Exclusivo - XNOR
A sa´ıda da porta Na˜o-Ou-Exclusivo vale 1 quando a quantidade de entradas no n´ıvel
1 for par. No caso de uma porta com 2 entradas, pode-se tambe´m dizer que a sa´ıda vale
1 quando as duas entradas A e B sa˜o iguais. A tabela da verdade da porta Na˜o-Ou-
Exclusivo com 2 entradas e´ apresentada a seguir.
A B Sa´ıda Na˜o-Ou-Exclusivo
0 0 1
0 1 0
1 0 0
1 1 1
Tabela 3.11: Tabela da verdade da porta Na˜o-Ou-Exclusivo com 2 entradas.
A expressa˜o booleana da porta Na˜o-Ou-Exclusivo pode ser desenvolvida a partir da
tabela da verdade acima, ou seja:
Y = A¯B¯ + AB
O circuito lo´gico correspondente a` expressa˜o booleana anterior esta´ representado na
figura abaixo.
Y=AB+ AB
B
A
Figura 3.16: Circuito lo´gico que executa a func¸a˜o Na˜o-Ou-Exclusivo.
O s´ımbolo lo´gico para a porta Na˜o-Ou-Exclusivo, que e´ equivalente ao circuito acima,
e´ apresentado na figura abaixo. Este s´ımbolo simplificado e´ um OU-EXCLUSIVO com
um c´ırculo na sa´ıda, que representa um inversor.
A Y = A B= A B
B
+
Figura 3.17: S´ımbolo simplificado da porta Na˜o-Ou-Exclusivo com 2 entradas.
A expressa˜o booleana simplificada para a porta Na˜o-Ou-Exclusivo de 2 entradase´
dada por:
Y = A⊕B = A¯B
onde o s´ımbolo ¯ significa a func¸a˜o coincideˆncia.
CAPI´TULO 3. 41
3.9 Circuito para detectar a igualdade de dois nu´meros
bina´rios
Deseja-se obter um circuito para detectar a igualdade de dois nu´meros bina´rios de dois
bits. Supondo que o primeiro nu´mero seja X1X0 e que o segundo nu´mero seja Y1Y0, o
circuito vai ter quatro entradas e uma sa´ıda S que sera´ 1 quando X1X0 = Y1Y0.
A tabela da verdade com todas as possibilidades e´ apresentada a seguir.
X1 X0 Y1 Y0 S
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
A sa´ıda de uma porta Na˜o-Ou-Exclusivo com duas entradas vale 1 se as duas entradas
forem iguais. Assim, pode-se usar uma porta Na˜o-Ou-Exclusivo para comparar X1 com
Y1 e outra porta Na˜o-Ou-Exclusivo para comparar X0 com Y0. Ligando as sa´ıdas dessas
duas portas Na˜o-Ou-Exclusivo na entrada de uma porta E, tem-se que X1X0 = Y1Y0 se
e somente se X1 = Y1 E X0 = Y0, simultaneamente, ou seja, quando a sa´ıda da porta E
for igual a 1. O circuito lo´gico que resolve este problema e´ apresentado na figura abaixo.
I 0
I 0
I 1
I 1
S
X
Y
X
Y
0
0
1
1
Figura 3.18: Circuito para detectar a igualdade de dois nu´meros bina´rios de dois bits.
CAPI´TULO 3. 42
3.10 Combinac¸o˜es de portas lo´gicas
A maioria dos problemas de lo´gica digital utilizam combinac¸o˜es de portas lo´gicas. Para
obter a expressa˜o da sa´ıda Y de um circuito com va´rias portas lo´gicas, basta escrever as
expresso˜es de sa´ıda de cada porta, separadamente, ate´ obter a expressa˜o final. Realizando
este processo no circuito da figura abaixo, obte´m -se
Y = AB +BC
A
AB
Y=AB+BC
BC
B
C
Para obter a tabela da verdade, correspondente a` expressa˜o acima, basta montar
colunas independentes para os diversos termos da expressa˜o, obtendo assim resultados
parciais. Este procedimento deve continuar ate´ se obter a coluna de sa´ıda final. A tabela
da verdade da expressa˜o acima e´ apresentada a seguir.
A B C A AB BC AB +BC Y
0 0 0 1 0 0 0 1
0 0 1 1 0 0 0 1
0 1 0 1 1 0 1 0
0 1 1 1 1 1 1 0
1 0 0 0 0 0 0 1
1 0 1 0 0 0 0 1
1 1 0 0 0 0 0 1
1 1 1 0 0 1 1 0
CAPI´TULO 3. 43
Exerc´ıcio 23 Desenhe os circuitos lo´gicos, correspondentes a`s seguintes expresso˜es:
a)
Y = (AB) · (BC) · (B +D)
b)
Y = [(A+B + C) · (A+B +D)] · A ·B · C
Respostas:
a)
A AB
B+D
Y=( A B)(BC)(B+D)BC
B
C
D
b)
A B C D
Y
A +B+C
( A +B+C)( A +B+D)
A +B+D
CAPI´TULO 3. 44
Exerc´ıcio 24 Escreva as expresso˜es booleanas e as tabelas da verdade dos circuitos lo´gicos
abaixo.
(a)
YB
A
C
(b)
Y
C
B
A
(c)
Y
A
C
B
Respostas:
(a) Y = A¯B + AC (b) Y = ABC + A¯B¯C¯ (c) Y = ABC¯ + A¯C + A¯B¯
A B C Y
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
A B C Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
A B C Y
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
(a) (b) (c)
CAPI´TULO 3. 45
3.11 Somas de produtos - mintermos
A expressa˜o booleana e´ escrita a partir das sa´ıdas iguais a 1 da tabela da verdade. Nas
linhas em que a sa´ıda vale 1 devem ser realizadas operac¸o˜es do tipo E entre as varia´veis.
Cada parcela de uma soma de produtos e´ denominada de mintermo.
Considere, por exemplo, a tabela da verdade a seguir.
A B Sa´ıda Y
0 0 0
0 1 1 A¯B
1 0 1 AB¯
1 1 1 AB
Examinando a tabela acima, pode-se verificar que a sa´ıda Y vale 1 quando:
• A = 0 E B = 1 ⇒ A¯B = 1 OU
• A = 1 E B = 0 ⇒ AB¯ = 1 OU
• A = 1 E B = 1 ⇒ AB = 1.
Desse modo, a sa´ıda Y vale 1 em treˆs situac¸o˜es, ou seja
Y = A¯B + AB¯ + AB
Cada um dos treˆs termos da soma em Y e´ chamado de mintermo.
O circuito lo´gico, correspondente a` expressa˜o booleana acima, e´ dado por:
Y= AB + AB + AB
A
B
Por outro lado, foi mostrado em sec¸o˜es anteriores, que a tabela da verdade acima,
representa uma porta lo´gica OU, cuja expressa˜o booleana simplificada e´ Y = A+B.
CAPI´TULO 3. 46
O circuito lo´gico simplificado e equivalente ao circuito anterior e´ representado por:
A
Y SaídaEntradas
B
Figura 3.19: Porta lo´gica OU.
Dessa forma, pode-se concluir que espresso˜es complexas e expresso˜es mais simples
podem realizar as mesmas operac¸o˜es lo´gicas.
Exerc´ıcio 25 Dada a tabela da verdade abaixo, determine a expressa˜o booleana na forma
de somas de produtos e desenhe o circuito lo´gico correspondente.
A B C Sa´ıda Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1 A¯BC
1 0 0 0
1 0 1 0
1 1 0 1 ABC¯
1 1 1 0
Pela tabela da verdade acima, pode-se notar que a sa´ıda Y vale 1 quando:
• A = 0 E B = 1 E C = 1 ⇒ A¯BC = 1 OU
• A = 1 E B = 1 E C = 0 ⇒ ABC¯ = 1.
Portanto
Y = A¯BC + ABC¯
O circuito lo´gico equivalente esta´ representado na figura abaixo.
Y= ABC + ABC
A
B
C
CAPI´TULO 3. 47
3.12 Produtos de somas - maxtermos
A expressa˜o booleana e´ escrita a partir das sa´ıdas iguais a 0 da tabela da verdade. Nas
linhas em que a sa´ıda vale 0 devem ser realizadas operac¸o˜es do tipo OU entre as varia´veis.
Cada fator de um produto de soma e´ denominado de maxtermo.
Considere a tabela da verdade da porta lo´gica OU.
A B Sa´ıda Y
0 0 0 A+B
0 1 1 A¯B
1 0 1 AB¯
1 1 1 AB
Conforme mostrado anteriormente, esta tabela pode ser representada atrave´s de duas
expresso˜es booleanas equivalentes:
• Y = A¯B + AB¯ + AB , quando a sa´ıda vale 1 (somas de produtos);
• Y = A+B , quando a sa´ıda vale 0 (produtos de somas).
Pela tabela da verdade da porta lo´gica OU, a sa´ıda Y vale 0 apenas quando A = 0
OU B = 0.
Portanto, a representac¸a˜o da expressa˜o na forma de produtos de somas e´
Y = A+B
Exerc´ıcio 26 Dada a tabela da verdade abaixo, determine a expressa˜o booleana na forma
de produtos de somas e desenhe o circuito lo´gico correspondente.
A B C Sa´ıda Y
0 0 0 1
0 0 1 0 (A+B + C¯)
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0 (A¯+ B¯ + C)
1 1 1 1
CAPI´TULO 3. 48
Pela tabela da verdade anterior, pode-se notar que a sa´ıda Y vale 0 quando:
• A = 0 OU B = 0 OU C¯ = 0 ⇒ (A+B + C¯) = 0 E
• A¯ = 0 OU B¯ = 0 OU C = 0 ⇒ (A¯+ B¯ + C) = 0.
Portanto
Y = (A+B + C¯)(A¯+ B¯ + C)
Cada um dos dois fatores do produto em Y e´ chamado de maxtermo.
O circuito lo´gico equivalente esta´ representado na figura abaixo.
Y= (A + B + C)(A + B + C)
A
B
C
3.13 Exerc´ıcios
Exerc´ıcio 27 Escreva a expressa˜o booleana e a tabela da verdade do circuito lo´gico
abaixo.
Y
A
B
C
D
CAPI´TULO 3. 49
Exerc´ıcio 28 Dada a tabela da verdade abaixo.
A B C Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0
a) Escreva a expressa˜o boolena da sa´ıda Y na forma de somas de produtos das entradas.
b) Escreva a expressa˜o boolena da sa´ıda Y na forma de produtos de somas das entradas.
c) Desenhe os circuitos lo´gicos correspondentes aos itens a) e b).
Exerc´ıcio 29 Dado o circuito lo´gico abaixo.
A
YB
C
a) Escreva a expressa˜o boolena da sa´ıda Y em func¸a˜o das entradas A, B, C.
b) Escreva a tabela da verdade correspondente.
c) Escreva as expresso˜es da sa´ıda Y como somas de produtos e como produtos de somas
das entradas.
d) Desenhe os circuitos lo´gicos correspondentes ao item c).
Cap´ıtulo 4
4.1 A´lgebra de Boole
E´ muito importante para a simplificac¸a˜o de expresso˜es e circuitos lo´gicos.
4.1.1 Identidades
Complementac¸a˜o Adic¸a˜o Multiplicac¸a˜o
A+ 0 = A A · 0 = 0
A = A A+ 1 = 1 A · 1 = A
A+ A = A A · A = A
A+ A = 1 A · A = 0
4.1.2 PropriedadesComutativa
• A+B = B + A .
• AB = BA .
Associativa
• A+ (B + C) = (A+B) + C = A+B + C .
• A(BC) = (AB)C = ABC .
Distributiva
• A(B + C) = AB + AC .
50
CAPI´TULO 4. 51
A propriedade distributiva pode ser verificada atrave´s da tabela da verdade abaixo.
A B C B+C A (B+C) A B A C AB + AC
0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 1 0 1 1
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1
4.2 Teoremas de De Morgan
4.2.1 Primeiro teorema
A ·B = A+B
A prova deste teorema pode ser verificada atrave´s da tabela da verdade abaixo.
A B A B A ·B A B A + B
0 0 0 1 1 1 1
0 1 0 1 1 0 1
1 0 0 1 0 1 1
1 1 1 0 0 0 0
Este teorema pode ser estendido para mais de duas varia´veis, ou seja
A ·B · C...N = A+B + C + ...+N
Segundo este teorema, a porta NA˜O E possui a mesma func¸a˜o que a porta OU com
entradas invertidas, conforme e´ mostrado na figura abaixo.
Y= A .B Y= A +B
A
A
BB
CAPI´TULO 4. 52
4.2.2 Segundo teorema
A+B = A · B
A prova deste teorema pode ser verificada atrave´s da tabela da verdade abaixo.
A B A + B A+B A B A · B
0 0 0 1 1 1 1
0 1 1 0 1 0 0
1 0 1 0 0 1 0
1 1 1 0 0 0 0
Este teorema pode ser estendido para mais de duas varia´veis, ou seja
A+B + C + ...+N = A · B · C ... N
Segundo este teorema, a porta NA˜O OU possui a mesma func¸a˜o que a porta E com
entradas invertidas, conforme e´ mostrado na figura abaixo.
Y= A +B
A
B
Y= A .BA
B
4.3 Identidades auxiliares
• A+ AB = A
Pela propriedade distributiva, tem-se que: A+ AB = A(1 +B).
Sabendo-se que 1 + B = 1, obtem-se que: A(1 +B) = A · 1.
Mas A · 1 = A.
Logo, A+ AB = A.
CAPI´TULO 4. 53
• (A+B)(A+ C) = A+BC
Pela propriedade distributiva, tem-se que: (A+B)(A+C) = AA+AC +BA+BC .
Como AA = A, tem-se que: AA+ AC +BA+BC = A+ AC +BA+BC .
Pela propriedade distributiva, tem-se que: A+AC+BA+BC = A(1+C+B)+BC.
Como 1 +X = 1 e X1 = X, obtem-se que: (A+B)(A+ C) = A+BC
• A+ AB = A+B
Aplicando a identidade da complementac¸a˜o, tem-se que: A+ AB = A+ AB .
Pelo segundo teorema de De Morgan, tem-se que: A+ AB = A (A B).
Aplicando o primeiro teorema de De Morgan no pareˆnteses, tem-se que:
A (A B) = A (A+B).
Pela propriedade distributiva: A (A+B) = AA + A B.
Como AA = 0, enta˜o: AA + A B= A B.
Aplicando o primeiro teorema de De Morgan, obtem-se: A B = A+B.
Esta identidade tambe´m pode ser verificada atrave´s da tabela da verdade abaixo.
A B A AB A + AB A + B
0 0 1 0 0 0
0 1 1 1 1 1
1 0 0 0 1 1
1 1 0 0 1 1
CAPI´TULO 4. 54
4.4 Simplificac¸a˜o de expresso˜es
Expresso˜es booleanas podem ser simplificadas atrave´s da a´lgebra de Boole.
Exemplo 27 Simplificar a expressa˜o: S = A B C + ABC + ABC .
Aplicando a propriedade distributiva, tem-se que:
S = A B C + ABC + ABC = A C(B +B) + ABC.
Como B +B = 1, obtem-se: S = A C + ABC .
Exemplo 28 Simplificar a expressa˜o: S = ABC + AC + AB
Usando a propriedade distributiva, tem-se que:
S = ABC + AC + AB = A(BC + C +B).
Aplicando a propriedade comutativa, tem-se que: S = A(B +BC + C) .
Aplicando a identidade X +XY = X + Y , tem-se que: S = A(B + C + C) .
Como C + C = 1, tem-se que: S = A(B + 1) .
Como B + 1 = 1 e A.1 = 1, obtem-se: S = A .
Exemplo 29 Simplificar a expressa˜o: S = (A+B + C)(A+B + C) .
Aplicando a propriedade distributiva, tem-se que:
S = AA+ AB + AC +BA+BB +BC + CA+ CB + CC.
Sabendo-se que XX = 0 e XX = X, obtem-se:
S = AB + AC +BA+BC + CA+ CB + C.
Aplicando as propriedades distributiva e comutativa, tem-se que:
S = AB +BA+ C(A+B + A+B + 1).
Como X + 1 = 1 e X1 = 1, obtem-se:
S = AB +BA+ C = (A⊕B) + C.
CAPI´TULO 4. 55
Exemplo 30 Simplificar a expressa˜o: S = AC +B +D + C(ACD) .
Aplicando os teoremas de De Morgan, obtem-se:
S = AC B D + C(A+ C +D).
Como X = X, obtem-se: S = AC B D + C(A+ C +D).
Aplicando a propriedade distributiva, obtem-se: S = AC B D + CA+ CC + CD.
Como CC = 0, obtem-se: S = AC B D + CA+ CD.
Aplicando as propriedades distributiva e comutativa, tem-se que:
S = CD(AB + 1) + CA.
Como X + 1 = 1 e X.1 = X, obtem-se:
S = CD + CA.
Exemplo 31 Simplificar a expressa˜o: S = A B + AB .
Aplicando o teorema de De Morgan, tem-se que:
S = (A B)(AB).
Aplicando novamente o teorema de De Morgan, tem-se que:
S = (A+B)(A+B).
Aplicando a propriedade distributiva, obtem-se:
S = AA+ AB +BA+BB.
Como XX = 0, obtem-se:
S = AB +BA = A⊕B.
Outra soluc¸a˜o mais simples pode ser obtida percebendo-se que:
S = A B + AB = A⊕B = A⊕B.
CAPI´TULO 4. 56
Exemplo 32 Simplifique a expressa˜o abaixo, utilizando a A´lgebra de Boole:
S = A[B(C +D) + A(B + C)] + CD + ABC + AB.
Aplicando o teorema de De Morgan, tem-se que:
S = A[B C D + A B C] + CD + ABC + AB.
Aplicando o teorema de De Morgan novamente, tem-se que:
S = A[(B + C +D)(A+B + C)] + +CD + ABC + AB.
Aplicando a propriedade distributiva e sabendo-se que XX = X, tem-se que:
S = A[AB +B +BC + AC +BC + C + AD +BD + CD] + CD + ABC + AB.
Aplicando a propriedade distributiva e sabendo-se que X + 1 = 1, tem-se que:
S = A[B + C + AD] + CD + ABC + AB.
Aplicando a propriedade distributiva e sabendo-se que X +X = X e que XX = X,
tem-se que:
S = AB + AC + AD + CD + ABC.
Sabendo-se que AC + ABC = AC(1 +B) = AC, obtem-se:
S = AB + AD + C(D + A).
Sabendo-se que D + A = D +DA, obtem-se:
S = AB + AD + CD + CDA.
Aplicando a propriedade distributiva obtem-se:
S = AB + CD + AD(1 + C).
Sabendo-se que 1 + C = 1, obtem-se:
S = AB + CD + AD.
CAPI´TULO 4. 57
Exemplo 33 Simplifique a expressa˜o abaixo, utilizando a A´lgebra de Boole:
S = (A⊕B +BCD)[D +BC +D(A+B)] + A D.
Aplicando o teorema de De Morgan e sabendo-se que A⊕B = AB + AB, tem-se:
S = (AB + AB +BCD)[D +BC +DAB] + A D.
Aplicando o teorema de De Morgan, tem-se:
S = (AB)(AB)(BCD)[D(BC)(DAB)] + A D.
Aplicando o teorema de De Morgan novamente, tem-se:
S = (A+B)(A+B)(B + C +D)D(B + C)(D + A+B) + A D.
Aplicando a propriedade distributiva e sabendo-se que XX = 0 e que XX = X,
obtem-se:
S = (AB + A B)(BD + CD +D)(BD +BA+B + C D + C A+ CB) + A D.
Sabendo-se que X + 1 = 1, tem-se:
S = (ABD + A BD)(B + C D + C A) + A D.
Aplicando a propriedade distributiva e sabendo-se que XX = X e que XX = 0,
obtem-se:
S = ABD + A(D +DB C).
Sabendo-se que X +XY = X + Y , obtem-se:
S = ABD + A D + A B C.
CAPI´TULO 4. 58
Exemplo 34 Simplifique a expressa˜o abaixo, utilizando a A´lgebra de Boole:
S = [(B + C +D)(A+B + C) + C] + A BC +B(A+ C).
Aplicando o teorema de De Morgan, tem-se que:
S = [(B C D)(A B C) + C] + A BC +B A C.
Sabendo-se que X = X, XX = 0 e que 0X = 0, tem-se que:
S = [0 + C] + A BC +B A C.
Aplicando a propriedade distributiva e sabendo-se que 0 + C = C, tem-se:
S = C + A B(C + C).
Sabendo-se que X +X = 1 e que X1 = X, tem-se:
S = C + A B.
CAPI´TULO 4. 59
4.5 Universalidade das portas NAND
Todos os sistemas digitais podem ser constru´ıdos a partir de portas fundamentais
AND, OR e NOT. Devido ao baixo custo, as portas NAND sa˜o amplamente usadas para
substituir as portas AND, OR e NOT.
Considere a seguinte expressa˜o, escrita na forma de somas de produtos (expressa˜o de
termos mı´nimos):
Y = AB + CD + E.
O circuito lo´gico AND-OR, correspondente a esta expressa˜o, e´ dado por:
Y= AB + CD + E
A
B
D
E
C
O mesmo circuito lo´gico acima pode ser projetado, empregando-se apenas portas
NAND. Para isso, basta colocar um c´ırculo na sa´ıda das portas AND e um c´ırculo nas
entradas da porta OR. O acre´scimo destes c´ırculos indica que os sinais sofreram uma
dupla inversa˜o, na˜o alterando, portanto, o resultado final. O circuito lo´gico equivalente
ao circuito acima, mas com apenas portas NAND e´ o seguinte:
Y= AB + CD + E
A
inversor
NAND
B