Baixe o app para aproveitar ainda mais
Prévia do material em texto
CENTRO UNIVERSITÁRIO DO NORTE UNINORTE ELETRÔNICA DIGITAL PESQUISA CLASMESSON VIEIRA 14244438 MICHELY MIGUEL 14107635 RAIMUNDO VANDERLEI 14140012 TARCISO LABORDA 14240459 WANDERSON AMORIM 14051923 MANAUS 03 DE DEZEMBRO DE 2016 2 CENTRO UNIVERSITÁRIO DO NORTE UNINORTE CLASMESSON VIEIRA 14244438 MICHELY MIGUEL 14107635 RAIMUNDO VANDERLEI 14140012 TARCISO LABORDA 14240459 WANDERSON AMORIM 14051923 ELETRÔNICA DIGITAL PESQUISA MANAUS 03 DE DEZEMBRO DE 2016 Relatório apresentado ao Professor Francisco Coelho da Disciplina de Eletrônica Digital e Microprocessadores no Curso de Engenharia Elétrica do Centro universitário do norte, como requisito parcial para obtenção de nota parcial. 3 CENTRO UNIVERSITÁRIO DO NORTE UNINORTE CLASMESSON VIEIRA 14244438 MICHELY MIGUEL 14107635 RAIMUNDO VANDERLEI 14140012 TARCISO LABORDA 14240459 WANDERSON AMORIM 14051923 ELETRÔNICA DIGITAL PESQUISA MANAUS 03 DE DEZEMBRO DE 2016 Relatório apresentado ao Professor Francisco Coelho da Disciplina de Eletrônica Digital e Microprocessadores no Curso de Engenharia Elétrica do Centro universitário do norte, como requisito parcial para obtenção de nota parcial. 4 ÍNDICE DE ILUSTRAÇÕES FIGURA 1-DECODIFICADOR ............................................................................................................ 9 FIGURA 2-DISPLAY DE 7 SEGMENTOS ............................................................................................. 9 FIGURA 3-REPRESENTAÇÃO DO NÚMERO ZERO ............................................................................ 10 FIGURA 4-REPRESENTAÇÃO DO NÚMERO CINCO .......................................................................... 10 FIGURA 5- TABELA VERDADE ...................................................................................................... 10 FIGURA 6- ESTRUTURA DE UM FLIP FLOP RS ............................................................................... 12 FIGURA 7-TIPO D- ESQUEMA DO CIRCUITO ................................................................................. 13 FIGURA 8- FUNCIONAMENTO ....................................................................................................... 13 FIGURA 9- JK COM PRESET E CLEAR ............................................................................................ 14 FIGURA 10- JK ............................................................................................................................. 14 FIGURA 11- JK MESTRE-ESCRAVO- ESQUEMA DO CIRCUITO ....................................................... 14 FIGURA 12- TIPO T ESQUEMA DO CIRCUITO ................................................................................. 15 FIGURA 13-REGISTRADOR DE DESLOCAMENTO PISO DE 4 BITS ................................................... 17 FIGURA 14-ESTRUTURA BÁSICA ................................................................................................... 19 FIGURA 15-FREQUENCIA .............................................................................................................. 20 FIGURA 16-CONTADOR ASSÍNCRONO .......................................................................................... 21 FIGURA 17-REPRESENTAÇÃO ....................................................................................................... 21 FIGURA 18- CONVERSOR A/D TIPO PARALELO (“FLASH”) ........................................................... 24 FIGURA 19- CÓDIGO PARA UM CONVERSOR DE 3 BITS .................................................... 25 FIGURA 20- DEMULTIPLEX ........................................................................................................... 27 FIGURA 21-MEMÓRIA ELETRÔNICA ............................................................................................. 31 FIGURA 22-BLOCO REPRESENTATIVO DE UMA MEMÓRIA ROM ................................................... 33 FIGURA 23-ARQUITETURA ........................................................................................................... 34 FIGURA 24-CIRCUITO DA MEMÓRIA ROM................................................................................... 34 FIGURA 25-MEMÓRIA PROM ...................................................................................................... 35 FIGURA 26-REPRESENTAÇÃO DE UMA MEMÓRIA EPROM .......................................................... 36 FIGURA 27-MEMÓRIA EPROM.................................................................................................... 36 FIGURA 28-REPRESENTAÇÃO DE UMA MEMÓRIA EEPROM ........................................................ 37 FIGURA 29-MEMÓRIA EEPROM ................................................................................................. 37 FIGURA 30-MEMÓRIA RAM ........................................................................................................ 38 FIGURA 31-REPRESENTAÇÃO ....................................................................................................... 38 FIGURA 32-CÉLULA ...................................................................................................................... 39 FIGURA 33-CÉLULA NO ESTADO EM D .......................................................................................... 39 FIGURA 34-FUNCIONAMENTO DO BLOCO ..................................................................................... 40 5 FIGURA 35-RAM 4X4 ................................................................................................................. 40 FIGURA 36-REPRESENTAÇÃO ....................................................................................................... 41 FIGURA 37-EXPANSÃO ................................................................................................................. 42 FIGURA 38-UM INVERSOR (FUNÇÃO NÃO OU NOT USANDO O TRANSISTOR ............................... 43 FIGURA 39-OUTRAS FUNÇÕES COM TRANSISTORES ...................................................................... 44 FIGURA 40-BLOCOS COMPATÍVEIS CONTENDO INFORMAÇÕES LÓGICAS ( CIRCUITOS INTEGRADOS). ............................................................................................................................................. 45 FIGURA 41-UMA PORTA NAND TTL........................................................................................... 46 FIGURA 42-FAIXAS DE TENSÃO RECONHECIDAS COM 1 E 0 (NÍVEL ATO E BAIXO). ....................... 46 FIGURA 43-AS FUNÇÕES MAIS SIMPLES TTL SÃO ENCONTRADAS NESTES INVÓLUCROS............... 47 FIGURA 44-CORRENTE DE ENTRADA NO NÍVEL BAIXO. ................................................................ 48 FIGURA 45-CORRENTE DE ENTRADA NO NÍVEL ALTO (1). ............................................................. 48 FIGURA 46-CORRENTE DE SAÍDA NO NÍVEL BAIXO(0) .................................................................. 49 FIGURA 47-CORRENTE DE SAÍDA NO NÍVEL ALTO (1). .................................................................. 49 FIGURA 48-PREFERE-SE A CONFIGURAÇÃO B PARA ACENDER OS LEDS ...................................... 49 FIGURA 49-HÁ UMA QUANTIDADE DE ENTRADAS QUE UMA SAÍDA PODE ALIMENTAR. ................. 50 FIGURA 50-TAMBÉM PODE SER NECESSÁRIO LIGAR MAIS DE UMA SAÍDA A UMA ENTRADA. ......... 50 FIGURA 51-CAPACITÂNCIAS PARASITAS QUE INFLUEM NA VELOCIDADE DE RESPOSTA DOSCIRCUITOS. ........................................................................................................................... 51 FIGURA 52-COMO SÃO MEDIDOS OS TEMPOS DE RETARDOS NAS FUNÇÕES TTL ........................... 53 FIGURA 53-UMA SAÍDA STANDART PODE EXCITAR 10 SAÍDAS LS ................................................ 54 FIGURA 54-CONFLITO DE NÍVEIS EM SAÍDAS INTERLIGADAS ........................................................ 55 FIGURA 55-PORTA NAND (NÃO E) COM SAÍDA EM COLETOR ABERTO (OPEN COLLECTOR). ....... 55 FIGURA 56-O RESISTOR "PULL UP" SERVE PARA POLARIZAR OS TRANSISTORES DAS SAÍDAS DAS FUNÇÕES "OPEN COLLECTOR". ............................................................................................. 56 FIGURA 57-UMA PORTA NAND TTL TRI-STATE ......................................................................... 56 FIGURA 58-QUANDO A ESTIVER ENVIANDO SINAIS PARA C, B DEVE ESTAR DESATIVADO ........... 57 FIGURA 59-NA TROCA DE DADOS ENTRE DIVERSAS INTERFACES DEVE-SE USAR COMPONENTES COM SAÍDAS TRI-STATE. ....................................................................................................... 58 6 SUMÁRIO INTRODUÇÃO ............................................................................................................................. 8 CAPÍTULO I ................................................................................................................................. 9 2.1 DECODIFICADORES ................................................................................................... 9 CAPÍTULO II .............................................................................................................................. 11 FLIP-FLOP ............................................................................................................................... 11 2.1.1 TIPO RS BÁSICO ...................................................................................................... 11 FLIP-FLOP RS COM ENTRADA DE CLOCK ..................................................... 12 2.1.2 FLIP-FLOP TIPO D................................................................................................... 12 2.1.3 FLIP- FLOP TIPO K ................................................................................................. 13 2.1.4 TIPO JK COM PRESET E CLEAR ........................................................................ 13 2.1.5 JK TIPO MESTRE-ESCRAVO ................................................................................ 14 2.1.6 TIPO T ......................................................................................................................... 15 CAPÍTULO III ............................................................................................................................ 16 REGISTRADOR DE DESLOCAMENTO SÉRIE E PARALELO ....................................... 16 CAPÍTULO IV ............................................................................................................................ 18 CONTADORES SÍNCRONOS E ASSINCRONOS ................................................................ 18 CAPÍTULO V .............................................................................................................................. 23 CONVERSORES AD E DA ....................................................................................................... 23 CAPÍTULO VI ............................................................................................................................ 26 CIRCUITO MULTIPLEXADOR E DEMULTIPLEXADOR ............................................... 26 CAPÍTULO VII ........................................................................................................................... 30 MEMÓRIAS ................................................................................................................................ 30 7.1 CLASSIFICAÇÃO DAS MEMÓRIAS....................................................................... 30 7.2 ESTRUTURA GERAL E ORGANIZAÇÃO DE UMA MEMÓRIA ...................... 31 7.3 MEMÓRIA ROM E ARQUITETURA ...................................................................... 32 7.3.1 ARQUITETURA DAS MEMÓRIAS ROM ............................................................. 34 7 7.4 MEMÓRIAS PROM .................................................................................................... 35 7.5 MEMÓRIAS EPROM .................................................................................................. 35 7.6 MEMÓRIAS EEPROM ............................................................................................... 37 7.7 MEMÓRIA RAM ......................................................................................................... 38 7.7.1 ARQUITETURA DAS MEMÓRIAS RAM ............................................................. 40 7.7.2 EXPANSÃO DA CAPACIDADE DA MEMÓRIA RAM ....................................... 41 CAPÍTULO VIII ......................................................................................................................... 43 FAMÍLIA DE CIRCUITOS LÓGICOS (TTL) ........................................................................ 43 8.1 TRANSISTOR COMO CHAVE ELETRÔNICA ..................................................... 43 ....................................................................................................................................................... 43 8.2 MELHORANDO O DESEMPENHO ......................................................................... 44 8.3 FAMÍLIA TTL .............................................................................................................. 46 ....................................................................................................................................................... 46 8.3.1 OUTRAS CARACTERÍSTICAS DA FAMÍLIA TTL ........................................... 47 8.3.2 SUBFAMÍLIAS TTL.................................................................................................. 52 8.3.3 COMPATIBILIDADE ENTRE AS SUBFAMÍLIAS.............................................. 54 8.3.4 OPEN COLLECTOR W TOTEM-POLE................................................................ 55 8.3.5 TRI-STATE ................................................................................................................. 56 CONCLUSÃO ............................................................................................................................. 59 REFERÊNCIA BIBLIOGRÁFICAS ........................................................................................ 60 8 INTRODUÇÃO Este trabalho de pesquisa tem como objetivo aprimorar nosso conhecimento adquirido neste sexto período da graduação de Engenharia Elétrica. A nossa equipe neste semestre na matéria de Eletrônica Digital e Microprocessadores se empenhou a aprender e a desenvolver todos os projetos proposto em sala de aula pelo Professor Francisco Coelho. Para finalizar o semestre fizemos esta pesquisa para finalizarmos o semestre com mais conhecimento. A nossa pesquisa é sobre: Decodificadores- Flip Flop - RS Básico, RS com entrada de clock, Tipo D, JK, JK com Preset e Clear, JK Mestre Escravo e o com Preset e Clear e Tipo T.- Registrado de Deslocamento (Serie e Paralelo);- Contadores (Sincrono e Assincrono);- Conversores A/D e D/A;- Circuito Multiplexador e Demultiplexador.- Memórias.- Familia de Circuitos Lógicos. (TTL) 9 CAPÍTULO IDECODIFICADORES 2.1 DECODIFICADORES Os decodificadores são circuitos lógicos que convertem informações de um código para outro. Figura 1-Decodificador Uma das maiores aplicações dos decodificadores está na conversão de informações de um código para o acionamento de displays, de forma que algarismos ou letras codificadas digitalmente sejam mais compreensíveis aos usuários. Decodificador BCD – 7 Segmentos Este é um dos decodificadores mais utilizados em sistemas digitais porque converte informações codificadas em BCD para um código especial que, aplicado ao display de 7 segmentos, fornece visualmente as informações. Os displays de 7 segmentos são dispositivos formados por 7 leds, dispostos com mostra a figura abaixo: Cada um dos Figura 2-Display de 7 segmentos Cada um dos 7 segmentos do display é formado por um led, e estes 7 leds podem estar conectados pelo catodo (catodo comum), acendendo quando recebem o nível lógico “1”, ou pelo anodo (anodo comum), acendendo quando recebem o nível lógico “0”. Exemplo: Para o código em BCD igual à 0000, sendo o equivalente ao algarismo decimal zero, somente o segmento “g” do display deve permanecer apagado. 10 Figura 3-representação do número zero Para o código BCD em 0101, com equivalente em decimal igual ao algarismo decimal 5: Figura 4-Representação do número cinco O mesmo raciocínio é utilizado para o restante dos algarismos de 0 à 9, e os números decimais podem ser representados utilizando-se um display de 7 segmentos para cada casa decimal. Alguns displays podem possuir um segmento a mais no formato de ponto para indicar casas decimais. Tabela verdade para o decodificador BCD - 7 Segmentos para display catodo comum: Figura 5- Tabela Verdade 11 CAPÍTULO II FLIP FLOP FLIP-FLOP São amplamente utilizados por causa de sua característica de "memória". O flip-flop pode ser utilizado para armazenar um bit, ou um digito binário. A informação armazenada em um conjunto de flip-flops pode representar o valor de um contador, um caractere ASCII em uma memória de um computador ou qualquer outra parte de uma informação. O flip-flop lembra o estado anterior de máquina, e a lógica digital utiliza este estado para calcular o próximo estado. Um flip-flop tipicamente inclui zero, um ou dois sinais de entrada, um sinal de clock, e um sinal de saída, apesar de muitos flip-flops comerciais proverem adicionalmente o complemento do sinal de saída. Alguns flip-flops também incluem um sinal da entrada clear, que limpa a saída atual. Como os flip-flops são implementados na forma de circuitos integrados, eles também necessitam de conexões de alimentação. A pulsação ou mudança no sinal do clock faz com que o flip-flop mude ou retenha seu sinal de saída, baseado nos valores dos sinais de entrada e na a não existe equação característica do flip-flop. De forma geral podemos representar o flip-flop como um bloco onde temos 2 saídas: "Q" e "Q*" (Q linha), entrada para as variáveis e uma entrada de controle (Clock). A saída Q será a principal do bloco. 2.1.1 TIPO RS BÁSICO Um flip-flop RS é um biestável basico porque dele se derivam os demais tipos. O flip-flop "set/reset" ativa (set, muda sua saída para o nível lógico 1, ou retém se este já estiver em 1) se a entrada S ("set") estiver em 1 e a entrada R ("reset") estiver em 0 quando o clock for mudado. O flip-flop desativa (reset, muda sua saída para o nível lógico 0, ou a mantém se esta já estiver em 0) se a entrada R ("reset") estiver em 1 e a entrada S ("set") estiver em 0 quando o clock estiver habilitado. Se ambas as entradas estiverem em 0 quando o clock for mudado, a saída não se modifica. Se, entretanto, ambas as entradas estiverem em 1 quando o clock estiver habilitado, nenhum comportamento particular é garantido. 12 Figura 6- Estrutura de um Flip Flop RS FLIP-FLOP RS COM ENTRADA DE CLOCK Quando a entrada for igual a 0, o flip-flop irá permanecer no seu estado, mesmo com a variação dos valores de R e S. Quando a entrada de clock assumir valor 1, o circuito irá comportar-se como um flip- flop RS básico. As portas NE funcionarão como inversoras 2.1.2 FLIP-FLOP TIPO D Muito parecido com o Flip-Flop tipo T, este apresenta a semelhança de curto- circuitar as entradas, porém ao invés disso, temos a presença de uma porta inversora entre as duas entradas, como mostrado o exemplo de circuito abaixo: 13 Agora podemos ver facilmente o funcionamento do Flip-Flop tipo D, utilizado principalmente como registradores de deslocamento, devido a sua capacidade de armazenar dados. 2.1.3 FLIP- FLOP TIPO K O funcionamento do JK nada mais é que um Flip-Flop RS realimentado, conforme ilustração abaixo: Figura 8- Funcionamento 2.1.4 TIPO JK COM PRESET E CLEAR Aqui temos a entrada de duas novas variáveis, o Preset e Clear, que determinam o funcionamento do Flip-Flop. Onde o Preset seleciona o nível lógico 1 na saída, independente do que está nas entradas, assim como o Clear seleciona o nível lógico 0 na saída independente do que está nas entradas. Abaixo segue a tabela de como funciona o esquema Preset e Clear. Figura 7-Tipo D- Esquema do Circuito 14 Figura 9- JK com Preset e Clear Uma importante observação é o uso de portas inversoras antes das entradas Preset e Clear e por isso tivemos os resultados obtidos acima. Podemos então concluir que quando as entradas Preset e Clear forem iguais a 1, o FlipFlop apresentará as mesmas características de um Flip-Flop tipo JK. Aqui temos o circuito equivalente: Figura 10- JK 2.1.5 JK TIPO MESTRE-ESCRAVO Este tipo de Flip-Flop foi desenvolvido para resolver um problema característico do Flip-Flop tipo JK, que é a alteração das entradas enquanto o sinal do clock for 1, alterando as saidas ate que o clock seja 0. Visando corrigir este erro foi desenvolvido um circuito que conforme é dado o pulso no clock suas entradas são bloqueadas, e a saída só é fornecida quando o pulso deste clock é 0. Abaixo segue o esquema do circuito em questão. Figura 11- JK mestre-escravo- Esquema do Circuito 15 2.1.6 TIPO T A sigla T vem de Toggle (comutado) T em 1, a saída inverte seu valor a cada descida de clock; Utilizado como célula principal dos contadores assíncronos; Este Flip-Flop é obtido a partir de um Flip-Flop JK Mestre-Escravo, onde temos as entradas J e K curto-circuitadas, assim o circuito só pode assumir dois estados lógicos, conforme ilustração a seguir: Este Flip-Flop é utilizado como célula principal dos contadores assíncronos, além de serem divisores de frequências. Figura 12- Tipo T esquema do circuito 16 CAPÍTULO III REGISTRADOR DE DESLOCAMENTO SÉRIE E PARALELO Os registradores de deslocamento podem possuir uma combinação de entradas e saídas seriais e paralelas, incluindo as configurações entrada serial, saída paralela (SIPO) e entrada paralela, saída serial (PISO). Existem outra configurações possuindo ambas as entradas serial e paralela e outra com saídas serial paralela. Existem também registradores de deslocamento bi-direcionais, os quais permitem que se varie a direção do deslocamento da informação. As entradas e saídas seriais de um registrador podemser conectadas juntas, de modo a formar um registrador de deslocamento circular. Poderiam também ser desenvolvidos registradores de deslocamento multi-dimensionais, os quais podem realizar processamentos mais complexos. ENTRADA SERIAL, SAIDA PARALELA Esta configuração permite a conversão do formato serial para o paralelo. Os dados entram de forma serial, conforme descrito na sessão acima. Uma vez que os dados entraram, eles podem ser lidos todos simultaneamente, ou deslocados para fora e substituídos. ENTRADA PARALELA, SAÍDA SERIAL Esta configuração recebe os dados através das entradas D1 a D4 no formato paralelo. Para escrever os dados no registrador, o controle de Escrita/Deslocamento deve estar em nível baixo. Para deslocar os dados, o controle deve ser colocado em nível alto e os registradores devem receber um pulso de clock, desta forma o circuito atua como um registrador de deslocamento SISO, com o terminal D1 atuando como entrada de dados. Entretanto, caso uma palavra de dados tenham sido escritos de forma paralela e em seguida deslocados, a saída de dados, Q, conterá os bits desta palavra, lidos em ordem. 17 Figura 13-registrador de deslocamento PISO de 4 bits ENTRADA PARALELA, SAÍDA PARALELA Este tipo de registrador de deslocamento recebe os dados das entradas paralelas (D0- D3) e o desloca para as saídas correspondentes (Q0-Q3) quando os registradores recebem um pulso de clock. Ele pode ser utilizado como uma espécie de "histórico", retendo as informações antigas como entrada em outra parte do sistema, até estar pronto para receber novas informações, quando então os registradores recebem um pulso de clock, e os novos dados são inseridos. 18 CAPÍTULO IV CONTADORES SÍNCRONOS E ASSINCRONOS Em Eletrônica Digital devemos separar os circuitos lógicos sem sincronismo daqueles que possuam algum tipo de sincronismo externo, ou seja, que usam um sinal de CLOCK. Existem aplicações em que tudo o que importa para o circuito é fazer uma operação com determinados níveis lógicos aplicados à sua entrada, quando eles estão presentes, não importando quando isso ocorra. Tais circuitos não precisam de sincronismo algum e são mais simples de serem utilizados. No entanto, com circuitos muito complexos, como os utilizados em computadores e em muitos outros casos, o instante em que uma operação deve ser realizada é muito importante e isso implica em que os circuitos devam ser habilitados no instante em que os níveis lógicos são aplicados em sua entrada. Isso significa que tais circuitos devem ser sincronizados por algum tipo de sinal vindo de um circuito externo. E este circuito nada mais é do que um oscilador que produz um sinal de clock ou relógio. Os circuitos que operam com estes sinais são denominados circuitos com lógica sincronizada. Para os contadores temos então diversas classificações que levam em conta estes e outros fatores, por exemplo: a) Classificação quanto ao sincronismo: Os contadores podem ser ASSÍNCRONOS, quando existe o sinal de clock aplicado apenas ao primeiro estágio. Os estágios seguintes utilizam como sinal de sincronismo a saída de cada estágio anterior. Estes contadores também são denominados Ripple Counters. Os contadores também podem ser SÍNCRONOS, quando existe um sinal de clock único externo aplicado a todos os estágios ao mesmo tempo. b) Classificação quanto ao modo de contagem: Os contadores podem ser PROGRESSIVOS ou CRESCENTES, quando contam numa 19 sequência de números crescentes, ou seja, dos valores mais baixos para os mais altos, como (1,2,3,4...). São também chamados pelo termo inglês de UP COUNTERS. Os contadores podem ser REGRESSIVOS ou DECRESCENTES, quando a contagem é feita dos valores mais altos para os mais baixos como (4,3,2,1...).O termo inglês é DOWN COUNTERS. Se bem que possamos fazer contadores usando funções lógicas comuns e mesmo flip-flops discretos, podemos contar na prática com circuitos integradosem lógica TTL ou CMOS que já possuam contadores completos implementados. CONTADOR ASSÍNCRONO Conforme explicamos, neste tipo de contador, o sinal de clock é aplicado apenas ao primeiro estágio, ficando os demais sincronizados pelos estágios anteriores. Na figura 1 temos a estrutura básica de um contador deste tipo usando flip-flops do tipo J-K. Figura 14-Estrutura básica Usamos três estágios ou três flipflops ligados de tal forma que a saída Q do primeiro serve de clock para o segundo, e a saída Q do segundo serve de clock para o terceiro. Sabemos que os flip-flops ligados da forma indicada funcionam como divisores de frequência. Assim, o sinal de clock aplicado ao primeiro tem sua frequência dividida por 2. A frequência estará dividida por 4 na saída do segundo e por 8 na saída do terceiro. Tudo isso pode ser visualizado pelo diagrama de tempos mostrado na figura 2. 20 Figura 15-Frequencia Mas, se elaborarmos uma tabela verdade com os níveis lógicos obtidos na saída de cada um dos flip-flops, a cada pulso do clock aplicado, a partir do instante em que todas as saídas sejam zero, teremos algo interessante a considerar: Entrada QC QB QA 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Veja que a sequência de valores obtidos 000, 001, 010, 011, 100, 101, 110 e 111 corresponde justamente à contagem em binário dos pulsos de 0 a 7! Em outras palavras, este circuito conta os pulsos de entrada e fornece saídas que são a representação binária desta contagem. Veja também que ele faz a contagem crescente, ou seja, de 0 até 7. Se, em lugar de três flip- flops, usarmos quatro, no circuito mostrado na figura 3, teremos a contagem de 0000 a 1111, ou seja, uma contagem crescente de 0 a 15 pulsos. 21 Figura 16-Contador Assíncrono Oito desses flip-flops ligados em série podem contar até 256 pulsos e com isso fornecer uma saída de 8 bits ou 1 byte. O circuito apresentado comuta na transição negativa do sinal de clock. Vamos supor agora que em lugar de usarmos como saídas de contagem as saídas Q de cada flip-flop, usássemos as saídas complementares /Q, conforme a figura 4. Figura 17-representação É fácil perceber que, partindo da situação em que todos os flip-flops estejam ressetados, a tabela verdade obtida terá nas saídas os complementos da tabela anterior. Esta tabela será: Entrada QA QB QC Valor Binário 0 1 1 1 7 1 1 1 0 6 2 1 0 1 5 3 1 0 0 4 22 4 0 1 1 3 5 0 1 0 2 6 0 0 1 1 7 0 0 0 0 Portanto, este contador fornece em sua saída valores binários que correspondem à contagem decrescente dos pulsos de entrada, partindo de 7. Trata-se de um contador decrescente ou DOWN COUNTER. Como no caso anterior, se tivermos mais flip-flops, podemos contar a partir de valores mais altos. Com 4 flip-flops podemos partir a contagem de 15 e com 8 flip-flops, de 255. Veja que a quantidade máxima que podemos contar com um contador deste tipo depende da quantidade de flip flops usados. Um problema que ocorre com este tipo de flip-flop é que cada um precisa de um certo tempo para mudar de estado. Isso significa que à medida que usamos mais flip-flops em sequência num contador, os tempos de mudança de estado são somados e o conjunto precisa cada vez de mais tempo para chegar ao estado final desejado. Se aplicarmos um novo pulso de clock para contagem à entrada do circuito, antes de ocorrera mudança de estado do conjunto, pode ocorrer um funcionamento errático. Assim, a frequência máxima de operação de um contador é dada pelo tempo necessário para cada estágio mudar de estado multiplicado pelo número de estágios usados no contador. 23 CAPÍTULO V CONVERSORES AD E DA As características mais importantes dos conversores AD e DA são o tempo de conversão, a taxa de conversão, que indicam quantas vezes o sinal analógico ou digital é quantificado ou reconstruido por segundo, e a resolução N. O tempo total necessário desde a obtenção do sinal analógico (ou digital) até a sua conversão final é chamado de tempo de conversão. Para a maioria dos conversores que não tenham nenhum atraso adicional, o tempo de conversão é essencialmente idêntico ao inverso da taxa de conversão. Entretanto, isto não é válido para os conversores tipo “pipelining”, onde novas conversões são iniciadas antes da conversão precedente ser concluída. Uma grande quantidade de técnicas tem sido desenvolvida para se conseguir alcançar cada vez mais altas resoluções e em conjunto com grandes taxas de amostragem, principalmente, na conversão AD. Apresentarem, a seguir, algum tipos de técnicas que achamos mais importante do ponto de vista de inserção no mercado. O maior desafio para o projetista de circuitos integrado em desenvolver novas técnicas em encontra na conversão A/D. Assim, a maior parte das técnicas descritas aqui se encaixa nessa categoria de conversão. Alguns tipos de conversores A/D De um modo geral os conversores A/D podem ser divididos em alguns tipos técnicas, conforme as suas características fundamentais de conversão: Paralelo – flash Aproximações sucessivas Tipo Contador Integrador simples e dupla rampa Redistribuição de carga Sigma-Delta Conversor A/D Paralelo ou “flash” O conversor A/D paralelo é, também, conhecido como “flash”ou simultâneo. A figura A.19.1 mostra um exemplo de um conversor A/D paralelo de 3 bits, sendo que a voltagem de entrada analógica de entrada é comparada às voltagem fixas de referências para cada nível do códico digital, do início a te o fim da escala. Para uma resolução de N bits são necessários (2N – 1) comparadores e igual quantidade de níveis de referência. A grande vantagem do conversor A/D paralelo é a grande rapidez na conversão, porque o sinal analógico de entrada é comparado 24 diretamente e simultaneamente com cada nível de voltagem de referência em comparadores distintos. Figura 18- Conversor A/D tipo Paralelo (“Flash”) Os conversores tipo paralelo têm como circuito básico de entrada um pré-amplificador e um latch, que atuam juntos em uma configuração de circuito comparador. Na saída dos 25 comparadores é necessária a colocação de um circuito de codificação que irá receber os sinais dos comparadores e codificar o sinal de saída em código binário (ou “GRAY”). A maioria das aplicações dos conversores A/D paralelo são no processamento de sinais de de alta freqüência, como sinais de vídeo, por exemplo, que necessitam de taxa de conversão da ordem de 5 a 50 MHz. Como pode ser observado na figura A.19.1, são necessários (23 – 1) 7 comparadores com 7 níveis de referência (steps) de voltagem. Todas as entradas dos comparadores são conectadas entre si e recebem a voltagem analógica de entrada simultaneamente. Para um determinado valor de Vin, todos os comparadores cuja voltagem de referência estiver abaixo deste irão para o nível baixo e os demais comparadores cuja voltagem de referência estiver acima irão para o nível alto. Nas saídas dos comparadores, teremos o chamado código termômetro. A tabela A.19.1 mostra este código para um conversor de 3 bits. Teoricamente a conversão A/D pode ser realizada em apenas uma ciclo de clock, embora, na prática utilize-se normalmente 2 ciclos de clock, um para amostrar o sinal, comparar e reter o sinal e outro para completar a operação de codificação. Este tempo é chamado de latência. Figura 19- CÓDIGO PARA UM CONVERSOR DE 3 BITS A grande dificuldade ou desvantagem dos conversores A/D paralelo é o aumento do número de comparadores de latch e complexidade do codificador à medida que se aumenta a resolução, isso ocasiona um enorme aumento na área de silício e consumo de potência, devido ao grande número de componentes. Em um conversor de 10 bits (1023 comparadores e latchs) o consumo pode chegar a 3W, e uma capacitância de entrada da ordem de 300 pF. O conversor A/D paralelo é o mais rápidos dentre todos os tipos de conversores e normalmente é construído utilizando-se a versão mais rápida de uma determinada tecnologia. Existem algumas variações dessa técnica que procuram minimizar estes problemas com o mínimo de perdas no desempenho. 26 CAPÍTULO VI CIRCUITO MULTIPLEXADOR E DEMULTIPLEXADOR O mux e o demux são muito utilizados na transmissão e recepção de informações digitais (ou dados). Esta importância se verifica pelo fato de se dispor, muitas vezes, de um único canal de comunicação para a transmissão de informações de fontes diferentes, que pode ser realizada pelo mux, e recepção de várias informações em intervalos de tempo diferentes por um único canal de comunicação, que podem ser separadas por um demux para serem enviadas à sistemas digitais diferentes. Nota-se que o dado presente na entrada E0 do multiplexador deve ser transmitido, num determinado momento, pelo canal de comunicação para ser recebido pelo sistema conectado à saída S0, o mesmo ocorrendo com E1 em relação a S1 e assim sucessivamente. O mesmo ocorre quando se tem uma informação de vários bits para ser transmitida por um único canal de comunicação, ou seja, ela deve ser serializada pelo mux e recuperada pelo demux na forma original, isto é, paralela. Em ambos os casos as variáveis de seleção do mux e do demux devem estar sincronizadas para que uma informação chegue ao destino certo ou para que a recuperação de uma informação transmitida serialmente seja correta. Fica claro também, que o tempo de transmissão, que determina a sincronia, é importante quando se trata de transmissão e recepção de informações multiplexadas. Associação de Demultiplexadores Como nos multiplexadores, vários circuitos demultiplexadores podem ser associados também para ampliar o número de canais de saída para uma única entrada ou ampliar o número de entradas para se obter mais de um canal de saída ativos simultaneamente. Associação paralela de demultiplexadores: Esta associação é utilizada para a ampliação do número de canais de saída, quando se necessita demultiplexar informações digitais de vários bits simultaneamente. Exemplo: Deseja-se demultiplexar três informações diferentes (I1, I2 e I3) cada uma composta de 4 bits (S11,S12,S13; S21, S22, S23, ... ). 27 Figura 20- Demultiplex Associação série de demultiplexadores: Utilizada para a ampliação da capacidade de canais de saída, bastando ligar os Demux de saída em um Demux de entrada. Exemplo: Deseja-se obter um Demux de 16 canais utilizando circuitos Demux de 4 canais. 28 Onde: A e B são as variáveis de seleção. Expressão lógica da saída: S0= A'.B'.E S1 = A'.B.E S2 = A.B'.E S3 = A.B.E Circuitos do demux de quatro canais: O demultiplexador ou demux é um circuito combinacional dedicado possuindo uma entrada e duas ou mais saídas. Sua finalidade é selecionar,através de variáveis de seleção, qual de suas saídas deve receber a informação presente em sua única entrada, executando a operação inversa realizada pelo mux. Genericamente um demux pode ser representado pelo modelo abaixo: 29 Da mesma forma que o mux, no demux o número de entradas está relacionado com o número de variáveis de seleção, ou seja: n = 2m Onde: n - número de canais de saída; m - número de variáveis de seleção. Então em um demux com duas variáveis de seleção (m=2) podem ser obtidas quatro combinações diferentes possibilitando a seleção de quatro canais de saída. Em um demux com três variáveis de seleção (m=3) podem ser obtidas oito combinações diferentes, possibilitando a seleção de oito canais de saída. Dentre as várias aplicações do demux podemos citar: • seleção de circuitos que devem receber uma determinada informação digital; • conversão de informação serial em paralela; • recepção e demultiplexação de informações de forma compatível com o sistema de demultiplexação. 30 CAPÍTULO VII MEMÓRIAS São dispositivos que armazenam informações codificadas digitalmente que podem representar números, letras, caracteres quaisquer, comandos de operações, endereços ou ainda qualquer outro tipo de dado. As memórias encontram seu grande emprego no campo da informática, sendo utilizadas principalmente em computadores e periféricos. São também utilizadas principalmente em computadores e periféricos, tais como: projetos específicos e kits. Elas acessam informações em lugares denominados localidades de memórias. Cada uma das localidades de uma memória possui um conjunto de bits no que nos permite o seu acesso. A esse conjunto de bits damos o nome de endereço. Esse conceito é fácil compreensão, pois como o próprio nome diz, o conjunto de bits representa o endereço da localidade onde está armazenada uma informação. Armazena dados para endereçamentos, programação e para constituir o conjunto de programas internos para funcionalidade do próprio sistema. Outro tipo de aplicação consiste em utilizá-las para executarem quaisquer funções de circuitos combinacionais, e ainda, com o auxílio de contadores comuns e conversores, gerarem formas de onda de diversas maneiras de modo mais simples. 7.1 CLASSIFICAÇÃO DAS MEMÓRIAS Podemos classificar as memórias segundo várias características, sendo as principais: 1. Acesso ou “tempo de acesso”: A informação é acessada através de endereços, que são um conjunto de bits associados às posições de memória. O tempo de acesso de uma memória é o tempo necessário desde a entrada de um endereço até o momento em que a informação apareça na saída. No caso de memórias de leitura/escrita, também é o tempo para a informação ser gravada. É possível ter acesso a uma dada posição de memória de duas maneiras diferentes: Acesso seqüencial – É preciso percorrer todas as posições anteriores até chegar à posição desejada. Assim, o tempo de acesso depende da posição. 31 Acesso aleatório – É possível que se chegue ao endereço diretamente. O tempo de acesso independe então da posição. 2. Volatilidade: As memórias voláteis são aquelas que, perdem as informações armazenadas ao se desligar a alimentação. Um exemplo típico são as RAM. As memórias não voláteis são aquelas que mesmo sem alimentação, continuam com as informações armazenadas. Exemplos são as memórias magnéticas e as memórias ROM, PROM e EPROM. 3. Troca de dados: No que se refere à troca de dados com outros componentes do sistema, as memórias podem ser de escrita/leitura (ex: RAM) ou memórias de apenas leitura (ex: ROM). 4. Tipo de armazenamento: Quanto ao tipo de armazenamento as memórias classificam-se em: Estáticas – São aquelas em que, uma vez inserido, o dado lá permanece. Dinâmicas – Necessita que a informação seja reinserida periodicamente, caso contrário esta informação é perdida. 7.2 ESTRUTURA GERAL E ORGANIZAÇÃO DE UMA MEMÓRIA Para acessar as localidades, o bloco possui uma série de terminais de entrada de endereços que são ligados a um conjunto de fios denominado barra de endereços (address bus). Para a entrada e saída dos dados, o bloco possui uma série de terminais ligados à barra de dados (data bus). Além disto, o bloco possui terminais de controle ligados à barra de controle (control bus). Barra de endereços: Responsável pelo endereçamento de um sistema típico com microprocessador. Barra de dados: Entrada e saída de dados. Barra de controle: Terminais de controle. Figura 21-Memória eletrônica 32 A figura a cima esquematiza uma memória eletrônica típica com os barramentos indicados. A simbologia da figura mostra que a barra de dados é bidirecional, isto indica que a memória em questão é do tipo leitura/escrita. De forma geral, as memórias em termos da quantidade de dados armazenados, são especificadas pela notação Nxm, onde o N letra indica o número de localidades de memória e o m indica o número de bits de informação por localidade. Por exemplo: 256x8 1Kx16 128Mx32 A designação K (kilo) significa um fator 2 10 = 1024, e a M (mega) significa um fator de 2 20 = 1048576. Por exemplo, a memória 128Mx32 possui 128x1048576=134217728 localidades com 32 bits em cada uma, necessitando de 27 terminais para endereçamento. Exemplo: 64 K x 8: 64 x 1024 = 65.536 localidades, com 8 bits(1 byte) em cada uma, necessitando de 16 terminais para endereçamento. 2 M x 16: 2x 1.048.576 = 2.097.152 localidades, com 16 bits, necessitando 21 terminais para endereçamento. A palavra de endereço definido como o conjunto de níveis lógicos necessários para o endereçamento de uma determinada localidade de memória para o acesso ao dado. Para facilitar a escrita da palavra de endereço, bem como a sua utilização em programação, é comum transcrever-se este conjunto de bits para o hexadecimal, principalmente no caso de memórias de alta capacidade (agrupando-se os bits em grupos de 4). 7.3 MEMÓRIA ROM E ARQUITETURA Características principais: Permitir somente a leitura dos dados; Memória apenas de leitura; Acesso aleatório; 33 Não-voláteis (não perdem seus dados armazenados com o desligamento da alimentação); Armazenamento de programas de sistemas operacionais em computadores e outros sistemas digitais; Podem ser utilizadas em circuitos de geração de caracteres e para construção de um circuito combinacional qualquer; Podem ser consideradas como circuitos combinacionais, pois apresentam as saídas de dados em função das combinações entre as variáveis de entrada (endereçamento). A figura acima é um bloco representativo de uma memória ROM, com terminais e barramentos conhecidos e mais um terminal de controle, para habilitação de pastilha ou chip. O terminal de controle para habilitação ou seleção de pastilha, CS é, na realidade, uma entrada de nível lógico para ativar ou não as saídas da ROM. Se aplicarmos a esta entrada um nível lógico 0, as saídas serão habilitadas, ou seja, serão internamente comutadas para fornecer os dados, conforme funcionamento normal de endereçamento. Porém, se aplicarmos um nível 1, estas serão desabilitadas, assumindo estados de alta impedância, liberando a barra de dados para utilização por outros dispositivos presentes no sistema controlado normalmente por microprocessadores. O traço sobre o CS, indica que a habilitação da pastilha é feita com nível 0, sendo esta umaforma de nomenclatura muito utilizada na prática. A escolha da ativação por nível 0 deve-se, também, ao fato desta proporcionar maior imunidade ao ruído, pois, em situação contrária, haveria maior susceptibilidade para o acionamento dos blocos dentro do sistema, frente a este fatos transiente indesejado. Figura 22-Bloco representativo de uma memória ROM 34 7.3.1 ARQUITETURA DAS MEMÓRIAS ROM Abaixo vemos em blocos, a arquitetura básica de uma ROM genérica, com os respectivos terminais e barramentos de entrada e saída. Figura 23-Arquitetura O primeiro bloco consiste num decodificador de endereços (gerador de produtos canônicos), responsável por ativar (fornecer nível 1) um fio de saída por vez, em função do endereçamento. O segundo bloco é constituído por uma matriz de dados, que é um arranjo de linha e colunas que, através de um elo de ligação, possibilita a gravação de dados pelo fabricante e conseqüentemente leitura pelo usuário. Para a saída dos dados, a memória possui um conjunto de chaves, que conforme habilitação do terminal CS, possibilita a conexão das saídas (nível 0), ou as deixa em alta impedância (nível 1), desconectando-as da barra de dados do sistema. Abaixo, segue o circuito da memória ROM. A matriz de dados é construída por um conjunto de diodos (formando uma série de portas OU). A presença do diodo dá origem ao nível “1” na localidade, e a sua ausência, ao nível “0”. Figura 24-Circuito da Memória ROM 35 7.4 MEMÓRIAS PROM Características principais: Permitem o armazenamento dos dados pelo próprio usuário, porém feito de modo definitivo; Após a programação a PROM torna-se uma ROM; O princípio básico de programação ou armazenamento de dados em uma PROM, é o de destruir, através de nível de tensão conveniente especificado pelo fabricante, as pequenas ligações semicondutoras existentes internamente nas localidades onde se quer armazenar a palavra de dados, conforme endereçamento feito; Após a instalação o processo é irreversível, não sendo possível nenhuma alteração; Não-volátil; Acesso aleatório e de apenas leitura. Figura 25-Memória PROM 7.5 MEMÓRIAS EPROM Características principais: ROM programável e apagável; Permitem a programação de modo semelhante à das PROMs; Podem ser normalmente apagadas, mediante banho de luz ultravioleta (15 a50 minutos); Também conhecidas com UVPROM (Ultraviolet PROM). 36 Figura 26-Representação de uma Memória EPROM Identificação dos terminais: A0 - A10: barra de endereços; D0 – D7: barra de dados; CE: habilitação da pastilha (função de ativar o bloco através de nível 0, e quando em nível 1 o deixa desativado); OE: habilitação da saída (função de habilitar ou desabilitar apenas o barramento de saída, agindo semelhante ao CE); PGM: habilitação da programação; Vpp: tensão de programação. Figura 27-Memória EPROM 37 7.6 MEMÓRIAS EEPROM Características principais: Avanço tecnológico em relação às EPROMs; As alterações de programação são efetuadas pelo próprio sistema no qual a memória esteja inserida; Figura 28-Representação de uma Memória EEPROM A escrita de uma palavra de dados, alterando a programação, é obtida através do endereçamento e respectiva aplicação de palavra nos terminais da barra de dados, isto com o terminal OE em nível 1, e o de habilitação da escrita W, em nível 0, dentro de um ciclo de tempo mínimo, especificado em manual pelo fabricante do CI. Figura 29-Memória EEPROM 38 7.7 MEMÓRIA RAM Características principais: • As memórias RAM, permitem a leitura e escrita dos dados; • Possuem acesso aleatório ou randômico. Vem daí o nome (Random Access Memory); • São voláteis, pois perdem seus dados armazenados com o desligamento da alimentação; • Possuem um tempo de acesso muito reduzido; • Quanto ao armazenamento, são estáticas (SRAM) ou dinâmicas (DRAM); • As SRAM’s estáticas possuem como célula básica de memória o flip-flop; • As DRAM’s possuem circuitos mais simples, porém necessitam de reinserção de dados periódica (refresh), sua célula básica armazena cada dado por efeito capacitivo de cada microelemento semicondutor interno, por isto tem a vantagem de alta capacidade de armazenamento por circuito integrado. Figura 30-Memória RAM Neste esquema vemos um bloco de memória SRAM, com terminais e barramentos de endereçamento e de dados e mais um terminal de controle R/W de dupla função, para possibilitar a leitura ( R / W ) 1 , ou escrita ( R / W ) 0 dos dados nas localidades endereçadas. Figura 31-Representação Para escrever um dado, selecionamos a célula, o que é feito por um circuito de endereçamento que faz SEL = 1 e passamos o sinal de controle para escrita, ( R / W ) 0 . Depois 39 aplicamos o dado no terminal D, que está então configurado como entrada. A figura abaixo mostra a célula de memória nesta situação. Figura 32-célula Vemos que a porta NE superior terá nível 0 na saída, e com isto, as chaves controladas nas entradas do flip-flop estarão fechadas configurando assim um flip-flop tipo D. Caso desejemos fazer a leitura, selecionamos igualmente a célula fazendo SEL=1, e desta vez ( R / W ) 1 , assim o dado armazenado é obtido em D, vejamos no desenho abaixo a célula nesta situação. Figura 33-célula no estado em D Vemos que a porta NE superior tem nível 1 na saída, isto faz com que as chaves de entrada do flip-flop estejam abertas. As portas NE que constituem o flip-flop estão agora desconectadas (estado de alta impedância) e devido a sua característica construtiva, reconhecem esta situação como um nível 1, o que faz com que o flip-flop mantenha o estado anterior (Qf = Qa). Enquanto isto, a porta NE inferior tem nível 0 na saída, o que faz com que a porta de saída esteja fechada, e com isto o bit armazenado no flip-flop estará no terminal D. Por fim cabe observar que nos circuitos integrados as células de memória são construídas com diversas tecnologias e circuitos, e este nosso exemplo foi aqui apresentado devido ao seu caráter didático. No que se segue, vamos representar esta célula genérica como um elemento na composição de blocos de memória. 40 Figura 34-Funcionamento do Bloco SEL R/W D 0 X Tri-State 1 0 Escrita 1 1 Leitura 7.7.1 ARQUITETURA DAS MEMÓRIAS RAM Vamos, por exemplo, pensar numa RAM estática 4x4 como a mostrada na figura: Figura 35-RAM 4X4 Já vimos que um bloco de memórias assim especificado contém 4 posições cada uma com quatro bits. Podemos notar que o bloco é composto de um decodificador de endereços com dois terminais (A1 e A0) que ativará a entrada SEL da linha de células interligadas horizontalmente selecionada. Os terminais de dados (D) estão interligados, mas por posicionamento do bit na palavra de dados, isto porque no endereçamento de cada conjunto através de SEL, os outros não endereçados estão na situação de alta impedância (tri-state) e, portanto desconectados do fio comum. Vemos também as entradas R / W interligadas de modo a se controlar simultaneamente a leitura ou escrita para todas as posições. 41 Vamos, por exemplo, armazenar o dado 516 (01012), na posição 116 endereçada por 01. Se a pastilha não estiver selecionada, CS 1 , o nível 0 na saída das portas E após o inversor, faz com que SEL=0 em todas as células fazendo com que elas fiquem em alta impedância. Se a pastilha foi selecionada, CS 0 , e o endereçamento é(A1=0 e A0=1), a segunda linha do seletor de endereços estará em 1 fazendo SEL=1 para a segunda linha de células. Com o controle R / W em 0 (escrita) aplicamos os dados nos terminais, agora configurados como entradas (D3=0, D2=1, D1=0 eD0=1) sendo estes então armazenados pelas células. Com a passagem de R / W para 1, para leitura, os dados irão permanecer armazenados, mesmo se a célula for de-selecionada com CS 1 . Vale ainda lembrar mais uma vez que a informação será perdida caso se desligue a alimentação da pastilha. Este mesmo processo de escrita pode ser estendido para outras localidades, para isto, basta endereçar, passar R / W para 0 e aplicar os dados às entradas D. Para a leitura de uma informação devemos selecionar a pastilha CS 0 e com R / W igual a 1, endereçar a posição, obtendo desta forma a informação nos terminais D., que agora estão configuradas como saídas. O bloco que acabamos de descrever é mostrado na figura. Figura 36-Representação 7.7.2 EXPANSÃO DA CAPACIDADE DA MEMÓRIA RAM Vamos estudar agora como podemos expandir a capacidade de uma memória RAM, que é algo que ocorre freqüentemente na prática, ressaltamos que o processo vale também para outras memórias. A expansão pode ser obtida pela palavra de dados, pelo aumento de posições, ou ainda por ambos, conforme a situação. Vamos começar ilustrando o aumento pela expansão da palavra de dados. Vamos formar uma RAM 256x8 à partir de dois blocos de 256x4. A expansão é mostrada na figura abaixo. 42 Figura 37-Expansão Notamos que os terminais de endereçamento (A7 a A0), de seleção de pastilha CS e de controle de leitura/escrita R / W são interligados, já estas operações são comuns aos dois blocos na nova memória. A barra de dados, agora é composta pela associação da barra de cada memória (4 bits) resultando em uma palavra de dados maior (8 bits), aumentando assim a capacidade de memória. Nesta nova memória, o endereço da posição inicial é 0016 (000000002), e o final FF16 (111111112). 43 CAPÍTULO VIII FAMÍLIA DE CIRCUITOS LÓGICOS (TTL) Atualmente os circuitos eletrônicos modernos, entretanto, não usam chaves e lâmpadas, mas sim, dispositivos muito rápidos que podem estabelecer os níveis lógicos nas entradas das funções com velocidades incríveis e isso lhes permite realizar milhões de operações muito complexas a cada segundo. Ao abordarmos sobre a Família de circuitos Lógicos TTL veremos que tipo de circuitos são usados e como são encontrados na prática em blocos básicos que unidos podem levar a elaboração de circuitos muito complicados como os encontrados nos computadores. Iremos começar a tomar contato com componentes práticos das famílias usadas na montagem dos equipamentos digitais. São estes os componentes básicos que podem ser encontrados em circuitos digitais, computadores e muitos outros. 8.1 TRANSISTOR COMO CHAVE ELETRÔNICA Um transistor pode funcionar como um interruptor deixando passar ou não uma corrente, conforme a aplicação de uma tensão em sua entrada. Assim, na simulação dos circuitos que estudamos e em que usamos chaves, é possível utilizar transistores com uma série de vantagens. . No caso das chaves, o operador era responsável pela entrada do sinal, pois, atuando com suas mãos sobre a chave, deveria estabelecer o nível lógico de entrada, mantendo esta chave aberta ou fechada conforme desejasse 0 ou 1. Se usarmos um transistor teremos uma vantagem importante: o transistor poderá operar com a tensão ou nível lógico produzido por uma outra função e não necessariamente por uma pessoa que acione uma chave. Assim, as funções lógicas implementadas com transistores têm a vantagem de poderem ser interligadas umas nas outras, pois o sinal que aparece na saída de cada uma pode ser usado como entrada para outra, conforme a figura 1. Figura 38-Um inversor (função NÃO ou NOT usando o transistor 44 Na figura 21 damos um exemplo interessante de como podemos obter um inversor usando um transistor. Aplicando o nível 1 na base do transistor ele conduz até o ponto de saturar, o que faz, com que a tensão no seu coletor caia a 0. Por outro lado, na ausência de tensão na sua base, que corresponde ao nível 0 de entrada, o transistor se mantém cortado e a tensão no seu coletor se mantém alta, o que corresponde ao nível 1. Conforme observamos na figura 2, outras funções podem ser conseguidas com transistores. Figura 39-Outras funções com transistores Isso significa que a elaboração de um circuito lógico digital capaz de realizar operações complexas usando transistores é algo que pode ser conseguido com relativa facilidade. 8.2 MELHORANDO O DESEMPENHO No entanto, usar transistores em circuitos que correspondam a cada função de uma maneira não padronizada pode trazer algumas dificuldades. Dessa forma, se bem que nos primeiros tempos da Eletrônica Digital cada função era montada com seus transistores, diodos e resistores na sua plaquinha para depois serem todas interligadas, este procedimento se revelou inconveniente por diversos motivos. O primeiro deles é a complexidade que o circuito adquiria se realizasse muitas funções. O segundo é a necessidade de padronizar o modo de funcionamento de cada circuito ou função. Seria muito importante estabelecer que todos os circuitos operassem com a mesma tensão de alimentação e fornecessem sinais que os demais pudessem reconhecer e reconhecessem os sinais gerados pelos outros. 45 O desenvolvimento da tecnologia dos circuitos integrados, possibilitando a colocação num único invólucro de diversos componentes já interligados, veio permitir um desenvolvimento muito rápido da Eletrônica Digital. Foi criada então uma série de circuitos integrados que continham numa única pastilha as funções lógicas digitais mais usadas e de tal maneira projetadas que todas eram compatíveis entre si, ou seja, operavam com as mesmas tensões e reconheciam os mesmos sinais. Estas séries de circuitos integrados formaram então as Famílias Lógicas, a partir das quais os projetistas tiveram facilidade em encontrar todos os blocos para montar seus equipamentos digitais. Assim, conforme a figura 3, precisando montar um circuito que usasse uma porta AND duas NOR e inversores, o projetista teria disponíveis componentes compatíveis entre si contendo estas funções e de tal forma que poderiam ser interligadas das maneiras desejadas. Figura 40-Blocos compatíveis contendo informações lógicas ( circuitos integrados). O sucesso do advento dessas famílias foi enorme, pois além do menor tamanho dos circuitos e menor consumo de energia, havia ainda a vantagem do menor custo e obtenção de maior velocidade de operação e confiabilidade. Diversas famílias foram criadas desde o advento dos circuitos integrados, recebendo uma denominação conforme a tecnologia empregada. As principais famílias lógicas desenvolvidas foram: RTL ou Resistor Transistor Logic; RCTL ou Resistor Capacitor Transistor Logic; DTL ou Diode Transistor Logic; TTL ou Transistor Transistor Logic; CMOS ou Complementary Metal Oxid Semiconductor; ECL ou Emitter Coupled Logic Atualmente a Família TTL e a CMOS são as mais usadas, sendo empregadas em uma grande quantidade de equipamentos digitais e também nos computadores e periféricos. 46 8.3 FAMÍLIA TTLA família TTL foi originalmente desenvolvida pela Texas Instruments, mas hoje, muitos fabricantes de semicondutores produzem seus componentes. Esta família é principalmente reconhecida pelo fato de ter duas séries que começam pelos números 54 para os componentes de uso militar e 74 para os componentes de uso comercial. Assim, podemos rapidamente associar qualquer componente que comece pelo número “74” à família TTL. Na figura 4 mostramos uma porta típica TTL. Trata-se de uma porta NAND de duas entradas que logo chama a atenção pelo fato de usar um transistor de dois emissores. Figura 41-Uma porta NAND TTL A característica mais importante desta família está no fato de que ela é alimentada por uma tensão de 5 V. Assim, para os componentes desta família, o nível lógico 0 é sempre a ausência de tensão ou 0 V, enquanto que o nível lógico 1 é sempre uma tensão de +5 V. Para os níveis lógicos serem reconhecidos devem estar dentro de faixas bem definidas. Conforme verificamos na figura 5, uma porta TTL reconhecerá como nível 0 as tensões que estiverem entre 0 e 0,8 V e como 1 os que estiverem numa outra faixa entre 2,4 e 5 V. Figura 42-Faixas de Tensão reconhecidas com 1 e 0 (nível ato e baixo). Entre essas duas faixas existem uma região indefinida que deve ser evitada. 47 Há centenas de circuitos integrados TTL disponíveis no mercado para a realização de projetos. A maioria deles está em invólucros DIL de 14 e 16 pinos, conforme exemplos da figura 6. Figura 43-As funções mais simples TTL são encontradas nestes invólucros. As funções mais simples das portas disponíveis numa certa quantidade em cada integrado usam circuitos integrados de poucos pinos. No entanto, à medida que novas tecnologias foram sendo desenvolvidas permitindo a integração de uma grande quantidade de componentes, surgiu a possibilidade de colocar num integrado não apenas umas poucas portas e funções adicionais que serão estudadas futuramente como flip-flops, decodificadores e outros mas, também interligá-los de diversas for-mas e utilizá-los em aplicações específicas. Diversas etapas no aumento da integração foram obtidas e receberam nomes que hoje são comuns quando falamos de equipamentos digitais e computadores em geral. Temos as seguintes classificações para os graus de integração dos circuitos digitais: SSI - Small Scale Integration ou Integração em Pequena Escala que corresponde a série normal dos primeiros TTL que contém de 1 a 12 portas lógicas num mesmo componente ou circuito integrado. MSI - Medium Scale Integration ou Integração de Média Escala em que temos num único circuito integra-do de 13 a 99 portas ou funções lógicas. LSI - Large Scale Integration ou Integração em Grande Escala que corresponde a circuitos integrados contendo de 100 a 999 portas ou funções lógicas. VLSI -Very Large Scale Integration ou Integração em Escala Muito Grande que corresponde aos circuitos integrados com mais de 1000 portas ou funções lógicas. 8.3.1 OUTRAS CARACTERÍSTICAS DA FAMÍLIA TTL Para usar corretamente os circuitos integrados TTL e mesmo saber como testá-los, quando apresentam algum problema de funcionamento, é importante conhecer algumas de suas características adicionais. 48 Analisemos as principais características lembrando os níveis lógicos de entrada e saída admitidos: Correntes de entrada Quando uma entrada de uma função lógica TTL está no nível 0, flui uma corrente da base para o emissor do transistor multiemissor da ordem de 1,6 mA, figura 7. Figura 44-Corrente de entrada no nível baixo. Esta corrente deve ser levada em conta em qualquer projeto, pois, ela deve ser suprida pelo circuito que excitará a porta. Quando a entrada de uma porta lógica TTL está no nível alto, figura 8 flui uma corrente no sentido oposto da ordem de 40 µA. Figura 45-Corrente de entrada no nível alto (1). Esta corrente vai circular quando a tensão de entrada estiver com um valor superior a 2,0 V. Correntes de saída Quando a saída de um circuito TTL vai ao nível 0 (ou baixo), flui uma corrente da ordem de 16 mA, conforme observamos no circuito equivalente da figura 9. 49 Figura 46-Corrente de saída no nível baixo(0) Isso significa que uma saída TTL no nível 0 ou baixo pode drenar de uma carga uma corrente máxima de 16 mA, ou seja, pode “absorver” uma corrente máxima desta ordem. Por outro lado, quando a saída de uma função TTL está no nível 1 ou alto, ela pode fornecer uma corrente máxima de 400 µA, figura 10. Figura 47-Corrente de saída no nível alto (1). Veja então que podemos obter uma capacidade muito maior de excitação de saída de uma porta TTL quando ela é levada ao nível 0 do que ao nível 1. Isso justifica o fato de que em muitas funções indicadoras, em que ligamos um LED na saída, fazemos com que ele seja aceso quando a saída vai ao nível 0 (e portanto, a corrente é maior) e não ao nível 1, conforme a figura 11. Figura 48-Prefere-se a configuração B para acender os LEDs 50 Fan In e Fan Out Estes são termos técnicos que especificam características de extrema importância quando usamos circuitos integrados da família TTL. A saída de uma porta não precisa estar obrigatoriamente ligada a uma entrada de outra porta. A mesma saída pode ser usada para excitar diversas portas. Como a entrada de cada porta precisa de uma certa corrente e a saída da porta que irá excitar tem uma capacidade limitada de fornecimento ou de drenar a corrente, é preciso estabelecer um limite para a quantidade de portas que podem ser excitadas, veja o exemplo da figura 32. Figura 49-Há uma quantidade de entradas que uma saída pode alimentar. Assim, levando em conta as correntes nos níveis 1 e 0 das entradas e saídas, definimos o FAN OUT como o número máximo de entradas que podemos ligar a uma saída TTL. Para os componentes da família TTL normal ou Standard que estamos estudando, o FAN OUT é 10. Por outro lado, também pode ocorrer que na entrada de uma função lógica TTL precisemos ligar mais de uma saída TTL. Considerando novamente que circulam correntes nestas ligações e que os circuitos têm capacidades limitadas de condução, precisamos saber até que quantidade de ligações pode fazer. Desta forma o FAN-IN indica a quantidade máxima de saídas que podemos ligar a uma entrada, figura 33. Figura 50-Também pode ser necessário ligar mais de uma saída a uma entrada. 51 Velocidade Os circuitos eletrônicos possuem uma velocidade limitada de operação que depende de diversos fatores. No caso específico dos circuitos TTL, temos de considerar a própria configuração das portas que apresentam indutâncias e capacitâncias parasitas que influem na sua velocidade de operação. Assim, levando em conta a configuração típica de uma porta, conforme observamos no circuito da figura 34, veremos que se for estabelecida uma transição muito rápida da tensão de entrada, a tensão no circuito não subirá com a mesma velocidade. Figura 51-Capacitâncias parasitas que influem na velocidade de resposta dos circuitos. Este sinal terá antes de carregar as capacitâncias parasitas existentes de modo que a tensão de entrada suba gradualmente, demorando um certo tempo que deve ser considerado. Da mesma forma, à medida que o sinal vai passando pelas diversas eta-pas do circuito, temos de considerar os tempos que os componentes demoram para comutar justamente em função das capacitâncias e indutâncias parasitas existentes. O resultado disso é que para os circuitos integrados TTL existeum retardo entre o instante em que o sinal passa do nível 0 para o 1 na entrada e o instante em que o sinal na saída responde a este sinal, passando do nível 1 para o 0 no caso de um inversor. Da mesma forma, existe um retardo entre o instante em que o sinal de entrada passa do nível 1 para o 0 e o instante em que o sinal de saída passa do nível 0 para o 1, no caso de um inversor. Mostramos esses dois tempos na figura 15, eles são muito importantes nas especificações dos circuitos TTL, principalmente quando trabalhamos com o projeto de dispositivos muito rápidos. Basicamente podemos adiantar para o leitor que se dois sinais que devam chegar ao mesmo tempo a certo ponto do circuito não o fizerem, porque um se retarda mais do que o outro ao passar por determinadas funções, isso pode gerar interpretações erradas do próprio circuito que funcionará de modo anormal. Os primeiros circuitos TTL que foram desenvolvidos logo se mostraram inapropriados para certas aplicações. 52 8.3.2 SUBFAMÍLIAS TTL Os primeiros circuitos TTL que foram desenvolvidos logo se mostraram inapropriados para certas aplicações, quando é necessária maior velocidade, ou menor consumo de energia ou ainda os dois fatores reunidos. Isso fez com que, mantendo as características originais de compatibilidade entre os circuitos e mantendo as mesmas funções básicas, fossem criadas subfamílias que tivessem uma característica adicional diferenciada. Assim, a partir da família original denominada “Standard” surgiu diversas subfamílias. Para diferenciar essas subfamílias, foram adicionadas ao número que identifica o componente (depois dos 54 ou 74 com que todos começam), uma ou duas letras. Temos então a seguinte tabela de subfamílias e da família TTL standard: Indicação: 54/74 Família/Subfamília: Standard Característica: nenhuma. Indicação: 54L/74L Família/Subfamília: Low Power Característica: Baixo consumo. Indicação: 54H/74H Família/Subfamília: High Speed Característica: Alta velocidade. Indicação: 54S/74S Família/Subfamília: Schottky Característica: nenhuma. Indicação: 54LS/74LS Família/Subfamília: Low Power Schottky Característica: nenhuma. A versão standard apresenta componentes com o custo mais baixo e também dispõe da maior quantidade de funções disponíveis. No entanto, a versão LS se adapta mais aos circuitos de computadores, pois tem a mesma velocidade dos componentes da família Standard com muito menor consumo. Algumas características podem ser comparadas, para que os leitores verifiquem as diferenças existentes. Velocidade A velocidade de operação de uma função TTL normalmente é especificada pelo tempo que o sinal demora em propagar através do circuito. Em uma linguagem mais simples, trata-se do tempo entre o instante em que aplicamos os níveis lógicos na entrada e o instante em que obtemos a resposta, conforme verificamos através da forma de onda que vimos na figura 35. 53 Figura 52-Como são medidos os tempos de retardos nas funções TTL Para os circuitos da família TTL é comum especificar estes tempos em nano segundos ou bilionésimos de segundo. Assim, temos: Família/Subfamília: TTL Standart Tempo de programação (ns): 10 Família/Subfamília: Low Power Tempo de programação (ns): 33 Família/Subfamília: Low Power Schottlky Tempo de programação (ns): 10 Família/Subfamília: High Speed Tempo de programação (ns): 6 Família/Subfamília: Schottkly Tempo de programação (ns): 3 Dissipação Outro ponto importante no projeto de circuitos digitais é a potência consumida e portanto, dissipada na forma de calor. Quando usamos uma grande quantidade de funções, esta característica se torna importante tanto para o dimensionamento da fonte como para o próprio projeto da placa e do aparelho que deve ter meios de dissipar o calor gerado. Podemos então comparar as dissipações das diversas famílias, tomando como base uma porta ou gate: Família/SubFamília: Standard Dissipação por Gate (mW): 10 Família/SubFamília: Low Power Dissipação por Gate (mW): 1 Família/SubFamília: Low Power Schottky Dissipação por Gate (mW): 2 Família/SubFamília: High Speed Dissipação por Gate (mW): 22 Família/Subfamília: Schottky Dissipação por Gate (mW): 20 O leitor já deve ter percebido um problema importante: quando aumentamos a velocidade, o consumo também aumenta. O projetista deve portanto, ser cuidadoso em escolher a sub- família que una as duas características na medida certa de sua precisão, incluindo o preço. 54 8.3.3 COMPATIBILIDADE ENTRE AS SUBFAMÍLIAS Um ponto importante que deve ser levado em conta quando trabalhamos com a família Standard e as subfamílias TTL é a possibilidade de interligarmos os diversos tipos. Isso realmente ocorre, já que todos os circuitos integrados da família TTL e também das subfamílias são alimentados com 5 V. Devemos observar, e com muito cuidado, que as correntes que circulam nas entradas e saídas dos componentes das diversas subfamílias são completamente diferentes, logo, quando passamos de uma para outra, tentando interligar os seus componentes, as regras de Fan-In e Fan-Out mudam completamente. Na verdade, não podemos falar de Fan-in e Fan-out quando interligamos circuitos de famílias diferentes. O que existe é a possibilidade de elaborar uma tabela, a partir das características dos componentes, em que a quantidade máxima de entradas de determinada subfamília possa ser ligada na saída de outra subfamília. Esta tabela é dada a seguir: Saída 74L 74 74LS 74H 74S 74L 20 40 40 50 100 74LS 2,5 10 51 2,5 12,5 Entrada 74 10 20 20 25 50 74H 2 8 4 10 10 74S 2 8 4 10 10 Observamos por esta tabela que uma saída 74 (Standard) pode excitar convenientemente 10 entradas 74LS (Low Power Schottky). Na figura 16 mostramos como isso pode ser feito. Figura 53-Uma saída standart pode excitar 10 saídas LS 55 8.3.4 OPEN COLLECTOR W TOTEM-POLE Os circuitos comuns TTL estudados até agora e que têm a configuração mostrada na figura 14 são denominados Totem Pole. Nestes circuitos temos uma configuração em que um ou outro transistor conduz a corrente, conforme o nível estabelecido na saída seja 0 ou 1. Este tipo de circuito apresenta um inconveniente se ligarmos duas portas em paralelo, conforme a figura 37. Figura 54-Conflito de níveis em saídas interligadas Se uma das portas tiver sua saída indo ao nível alto (1) ao mesmo tempo em que a outra vai ao nível baixo (0),um curto-circuito é estabelecido na saída e pode causar sua queima. Isso significa que os circuitos integrados TTL com esta configuração nunca podem ter suas saídas interligadas da forma indicada. No entanto, existe uma possibilidade de elaborar circuitos em que as saídas de portas sejam interligadas. Isso é conseguido com a configuração denominada Open Collector mostrada na figura 38. Figura 55-Porta NAND (Não E) com saída em coletor aberto (Open Collector). 56 Os circuitos integrados TTL que possuem esta configuração são indicados como “open collector” e quando são usados, exigem a ligação de um resistor externo denominado “pull up” normalmente de 2000, ou próximo disso. Como o nome em inglês diz, o transistor interno está com o “coletor aberto” (open collector) e para funcionar precisa de um resistor de polarização. A vantagem desta configuração está na possibilidade de interligarmos portas diferentes num mesmo ponto, figura 39. Figura 56-O resistor "pull up" serve para polarizar os transistores das saídas das funções "open collector". A desvantagem
Compartilhar