Aula 04 Simplificação e Mapa de Karnaugh

Prévia do material em texto

Simplificação e Mapa de Karnaugh 
Sistemas digitais 
Agenda 
2 
}  Simplificação de circuitos lógicos 
}  Álgebra booleana X mapa de Karnaugh 
}  Derivação de expressões 
}  Soma de produtos X Produto da soma 
}  Mapa de Karnaugh (Mapa K) 
}  Agrupamentos e simplificações 
}  Implicantes 
}  Implicantes primo e implicante primo essencial 
}  Condições de irrelevância 
Simplificação de circuitos lógicos 
3 
}  Os circuitos mostrados fornecem a mesma saída e, claramente, 
(b) é menos complexo que (a) 
}  Colocar a expressão na forma SOP através da aplicação de teoremas 
booleanos e de DeMorgan 
Circuitos  lógicos  podem  ser  simplificados  com  álgebra  booleana  e  mapa  de  Kar7augh  
1)  Achar  a  ex=ressão  para  a  saída  
2)  Simplificar  
}  Soma de produtos (SOP) 
}  A expressão soma de produtos aparecerá como dois ou mais termos 
AND combinados com operações OR 
}  Produto de somas (POS) 
}  A expressão produto de somas consiste de dois ou mais termos OR 
(soma) combinados com operações AND 
Derivação de expressões 
4 
Minitermos X Maxitermos 
5 
}  Minitermo (SOP) 
}  Variável com valor 0 é negada 
}  Maxitermo (POS) 
}  Variável com valor 1 é negada 
A  ex=ressão  é  fDnção  
da  soma  dos  
miniterFos  de  valor  1  
A  ex=ressão  é  fDnção  
da  multiplicação  dos  
maxiterFos  de  valor  0  
Forma canônica X Alternativa 
6 
}  Encontrar a equação p/ F descrita na tabela 
}  Em soma de produtos (SOP) 
}  Em produto de somas (POS) 
}  Representação alternativa 
}  SOP 
}  POS 
Projetando circuitos lógicos combinacionais 
}  Resolução de qualquer problema de lógica de projeto 
}  Interprete o problema e defina sua tabela-verdade 
}  Escreva o termo AND para cada caso de saída = 1 
}  Combine os termos na forma SOP 
}  Simplifique a expressão da saída, se possível 
}  Implemente o circuito para a expressão final, simplificada 
A  saída  deve  ser  
alta  somente  
quando  a  
maioria  das  3  
entKadas  for  alta  
Tabela-­‐verdade   Ex=ressão  SOP:  
7 
Circuito  Simplificado:  
Método do mapa de Karnaugh (Mapa K) 
8 
}  Método gráfico para simplificar equações lógicas 
}  Converter tabelas-verdade no circuito lógico correspondente 
}  Pode ser usado para qualquer nº de variáveis de entrada 
}  Porém sua utilidade prática é limitada a cinco ou seis variáveis 
Os  valores  da  tabela-­‐verdade  são  colocados  no  mapa  K  
Representação  com  duas  variáveis  
m0 m1 
m2 m3 
Mapa K de quatro variáveis 
9 
}  Células adjacentes diferem em apenas uma variável, tanto na 
horizontal quanto na vertical 
}  Uma expressão SOP pode ser obtida combinando todos os 
quadrados que contêm 1 
m0 m1 m2 m3 
m4 m5 m6 m7 
m12 m13 m14 m15 
m8 m9 m10 m11 
Agrupamento de 1s (subcubos) 
10 
}  1s adjacentes em dois, quatro ou oito quadrados podem ser 
agrupados para uma maior simplificação 
Só  os  terFos  comuns  (variáveis  que  
não  mudam  o  valor  lógico)  são  
colocados  na  ex=ressão  final  
AgKDpamentos  também  
podem  ser  realizados  entKe  
superior,  inferior  e  laterais  
Simplificação com mapa K 
11 
}  Passos p/ simplificação da expressão com mapa K 
}  Construir o mapa K com 1s indicado na tabela-verdade 
}  Agrupar 1s não adjacentes a quaisquer outros 1s (1s isolados) 
}  Agrupar 1s que estão em pares 
}  Agrupar 1s em octetos, mesmo que já tenha sido agrupados 
}  Agrupar quartetos c/ um ou mais 1s e q ainda não estejam em grupos 
}  Agrupar qualquer pares necessários p/ incluir 1s ainda não agrupados 
GrDpo  de  quatKo  (QuarXeto)   GrDpo  de  oito  (Octeto)  
Eliminar  da  ex=ressão  final  
a  variável  que  tKoca  seu  valor  
lógico  dentKo  do  gKDpo  
Simplificação: Exemplo SOP 
12 
}  Simplifique o mapa K e extraia a função por SOP 
Simplificação: Exemplo POS 
13 
}  Simplifique o mapa K e extraia a função por POS 
Implicantes 
14 
}  Implicantes 
}  Representa um termo de SOP e deve ser potência de 2 
}  Implicantes primos 
}  Grupo que contém maior nº possível de células adjacentes 
}  Transformar implicantes em primos, obtém maior minimização 
}  Implicante primo essencial 
}  Se o implicante é coberto por único implicante primo 
Implicantes: Exemplo1 
15 
}  Verificar cada minitermo com 1 
}  Se for coberto só por único implicante primo, então este é 
implicante primo essencial 
Implicantes: Exemplo2 
16 
Condições de irrelevância (don´t care-DC) 
17 
}  Condições sem efeito 
}  Existem certas condições de entrada que podem nunca ocorrer e 
para as quais não haja especificação de saída 
}  Projetista fica livre para assumir qualquer valor possível 
}  Procurar produzir expressões com circuitos mais simplificado 
𝑠(𝐴,𝐵,𝐶)=∑↑▒(5,6,7)+𝐷𝐶(3,4)  
Prática! 
18 
}  Determinar a expressão mínima em para 
𝑠3(𝐴,𝐵,𝐶,𝐷)=∑↑▒(0,1,2,12,13)+𝐷𝐶(3,7,10,11,14,15)  
𝑠4(𝐴,𝐵,𝐶,𝐷)=∑↑▒(0,3,5,6,7)+𝐷𝐶(10,11,12,13,14,15)  
𝑠0(𝐴,𝐵,𝐶,𝐷)=∑↑▒(0,1,2,5,6,7,13,15)  
𝑠1(𝑊,𝑋,𝑌,𝑍)=∑↑▒(0,1,2,5,8,9,10)  
𝑠2(𝐴,𝐵,𝐶,𝐷)=∏↑▒(1,2,3,6,7,8,9,12,14)  
Resumo 
19