Baixe o app para aproveitar ainda mais
Prévia do material em texto
20/11/2017 BDQ Prova http://simulado.estacio.br/bdq_sava_pres/ 1/2 taynan breno gonçalves silva 201601321902 TERESINA Voltar ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Simulado: CCT0307_SM_201601321902 V.1 Aluno(a): TAYNAN BRENO GONÇALVES SILVA Matrícula: 201601321902 Desempenho: 0,4 de 0,5 Data: 29/10/2017 18:30:38 (Finalizada) 1a Questão (Ref.: 201601370811) Pontos: 0,1 / 0,1 Considere um processador com pipeline ideal de 4 estágios. Se cada estágio ocupa um ciclo de processador, a execução de um programa com 10 instruções que utilizam os 4 estágios levará: 10 ciclos 13 ciclos 40 ciclos 20 ciclos 8 ciclos 2a Questão (Ref.: 201601366240) Pontos: 0,1 / 0,1 Os dispositivos de E/S (Entrada e Saída), ou periféricos, são os equipamentos acoplados ao sistema de computação, que efetuam as funções de entrada e saída. Mouse, monitor de vídeo e teclado são, respectivamente, periféricos de: Entrada, saída e entrada de dados. Entrada, entrada e saída de dados. Saída, entrada e saída de dados. Entrada, saída e saída de dados. Saída, entrada e enteada de dados. Gabarito Comentado. Gabarito Comentado. Gabarito Comentado. 3a Questão (Ref.: 201602093834) Pontos: 0,0 / 0,1 De acordo com as diversas tecnologias de memórias existentes no computador assim como o modelo piramidal que evidencia as diferenças entre os tempos de acesso e a capacidade de armazenamento, assinale a afirmativa correta. As memórias com tecnologia dinâmica que são empregadas na memória principal do computador recebem este nome em virtude do acesso randômico de dados e também por ser uma memória temporária de estar constantemente sendo atualizada. Admitindo um servidor que possui um SSD (Solid State Drive) e um HD (hard disk) para backup, pode-se afirmar que na operação de cópia de arquivos de um SSD para um HD de backup, teoricamente não haveria File failed to load: http://simulado.estacio.br/ckeditor/MathJax/a11y/accessibility-menu.js 20/11/2017 BDQ Prova http://simulado.estacio.br/bdq_sava_pres/ 2/2 diminuição do tempo de vida dos setores destes dispositivos. O emprego de memórias de tecnologia estática dentro dos processadores se dá em virtude da maior densidade de integração que esta tecnologia permite. Com isso, é possível produzir processadores cada vez mais miniaturizados com uma relativa capacidade de memória estática. O uso de níveis de cache em uma hierarquia sendo L1 e L2 por núcleo e L3 compartilhado por todos os núcleos em CPU´s atuais, teve como intuito de melhorar o acesso a estas memórias, portanto, quando o cache L1 está sendo acessado pela CPU, os caches L2 de cada núcleo podem escrever dados para o cache L3 simultaneamente. Sabe-se que os registradores possuem a mesma tecnologia de base das memórias estáticas que são formadas por flip-flops, porém, as latências são distintas em virtude do quantitativo de memória empregado em cada tipo, portanto, é evidente que quanto maior o quantitativo de memória, menor o tempo de acesso. 4a Questão (Ref.: 201601365536) Pontos: 0,1 / 0,1 Quando a memória cache está cheia e precisa ter seus dados substituídos, são utilizados métodos de substituição de páginas da cache. Dentre eles, aquele que substitui o bloco dentro do conjunto que tem sido menos referenciado na cache denomina-se Random LILO (Last In Last Out) FIFO (First In First Out) LRU (Least Recently Used). LFU (Least Frequently Used). 5a Questão (Ref.: 201601555465) Pontos: 0,1 / 0,1 Sobre Memória Principal e Endereços de Memória, analise as assertivas e assinale a alternativa que aponta a(s) correta(s). I. Sem uma memória da qual os processadores possam ler e na qual possam gravar, ou escrever informações, não haveria computadores digitais com programas armazenados. II. A unidade básica de memória é o digito binário, denominado bit. III. Há poucos anos, praticamente todos os fabricantes de computadores padronizaram células de 32 bits. IV. Memórias consistem em uma quantidade de células (ou endereços). Cada célula tem um número, denominando seu endereço, pelo qual os programas podem se referir a ela. Apenas I, II e III. Apenas II, III e IV. Apenas I. I, II, III e IV. Apenas I, II e IV. File failed to load: http://simulado.estacio.br/ckeditor/MathJax/a11y/accessibility-menu.js
Compartilhar