Sistemas Digitais I - Poli - Exercício 3 2015 (circuitos combinatórios, mapa de Karnaugh)

Prévia do material em texto

Sistemas Digitais I Exercício 3 Data 
 
PCS3115 2015S1 13/05/2015 
Nome: #USP: Turma: 
 
1 – [3 pontos] Qualquer conjunto de tipos de portas lógicas que pode implementar qualquer função 
lógica é chamada de um conjunto completo de portas lógicas. 
Por exemplo, um conjunto completo pode ser composto por uma porta AND de 2 entradas, uma porta 
OR de 2 entradas e uma porta NOT. Isto porque qualquer função lógica pode ser expressa como uma 
soma de produtos de suas variáveis e seus complementos; e portas lógicas AND e OR de qualquer 
número de entradas podem ser obtidas a partir de uma combinação de portas de duas entradas. 
 
(a) Portas NAND de 2 entradas formam um conjunto completo de portas lógicas? Justifique. 
Sim, pois é possível obter portas AND, OR e NOT a partir de portas NAND. 
 NOT: NAND com as 2 entradas iguais ao sinal de entrada. 
 AND: utiliza-se uma porta NAND para inverter o sinal de saída de outra porta 
NAND que recebe os 2 sinais de entrada. 
 OR: utiliza-se 2 portas NAND para inverter os sinais de entrada da terceira porta 
NAND. 
(exercício 4.39 do Wakerly) 
 
(b) Portas XNOR de 2 entradas formam um conjunto completo de portas lógicas? Justifique. 
Não. É possível obter a porta NOT, mas não AND e OR. 
(exercício 4.41 do Wakerly) 
 
2 – [2 pontos] Considere um mapa de Karnaugh de 6 variáveis. Lembre-se que células que ocupam a 
mesma posição relativa em submapas adjacentes são consideradas adjacentes. 
(a) Obtenha a expressão algébrica mínima para a função: 
F = ∑U,V,W,X,Y,Z(2,4,5,6,12-21,28-31,34,38,50,51,60-63) 
(exercício 4.60 (c) do Wakerly) 
 
3 – [2 pontos] Qual a função de chaveamento (ou expressão algébrica) correspondente ao circuito 
digital apresentado na figura abaixo? 
Demonstre todos os passos e explique qual o método de análise empregado. 
 
 
 
S = (b1'.a1' + b1.a1) . (b0'.a0' + b0.a0) = (b1 xor a1)' . (b0 xor a0)' 
 
4 - [3 pontos] Considere a existência de mais uma porta lógica: BUT. Esta porta lógica possui 4 
entradas e 2 saídas, conforme a figura abaixo. 
 
 
(a) [1 ponto] Invente uma função útil e não-trivial para a porta BUT executar, e que seja relacionada ao 
seu nome. Lembre-se que devido à simetria do símbolo na figura acima, a função deve ser simétrica 
com relação às entradas A e B de cada seção e com respeito às seções 1 e 2. Descreva a função. 
Justifique. 
Y1 é 1 se A1 e B1 são ambos 1, MAS A2 e B2 não são ambos 1; 
Y2 é 1 se A2 e B2 são ambos 1, MAS A1 e B1 não são ambos 1. 
(exercício 4.42 do Wakerly) 
 
(b) [2 pontos] Utilize o Mapa de Karnaugh para obter as equações de Y1 e Y2 para obter o número 
mínimo de termos. Demonstre todos os passos. 
 
Y1 Y2 
A1B1 
\A2B2 
00 01 11 10 
00 1 
01 1 
11 
10 1 
 
A1B1 
\A2B2 
00 01 11 10 
00 
01 
11 1 1 1 
10 
 
 
 Y1 = A1.B1.A2’ + A1.B1.B2’ 
Y2 = A1’.A2.B2 + B1’.A2.B2 
A1 
B1 
 
A2 
B2 
Y1 
 
 
Y2