1-Sistemas Digitais II - Poli - Síntese de circuitos sequenciais - todas as etapas - formalizado (slides)

Prévia do material em texto

1
1
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 1
PCS 3225
Sistemas Digitais II
Módulo 5 – Síntese de Circuitos 
Seqüenciais
Andrade, Marco Túlio Carvalho de
Professor Responsável
versão: 1.0 (agosto de 2.017)
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 2
Conteúdo
• Síntese de Circuitos Sequenciais
1. Metodologia de Síntese
2. Modelo de Mealy/Moore
3. Etapas da Metodologia de Síntese 
4. Exemplo de Síntese: Mealy
5. Exemplo de Síntese: Moore
6. Simplificação da Tabela de Estados
6.1. Simplificação por Observação Direta
6.2. Simplificação por Tabelas de Implicação
Bibliografia
2
2
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 3
1. Metodologia de Síntese 
– A metodologia de síntese aqui adotada segue 
praticamente os mesmos passos da 
metodologia de análise, com os passos sendo 
adotados em ordem inversa.
– Para o projeto de circuitos mais complexos, 
como UCP’s de computadores, existem 
métodos mais eficientes.
– Pode-se escolher entre o modelo de Mealy e o 
modelo de Moore.
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 4
2. Modelo de Mealy/Moore
kY
ESTADO
BLOCO
jZ
y
r
MEALY
FIGURA 9.1 - MODELO GERAL DE CIRCUITO SÍNCRONO
i
jZ
yy
r
BLOCO
DA SAÍDA
ATUAL
x
kY
yy
r
- Entradas
- Variáveis de estado (atual)
- Variáveis que determinam o próximo estado
- Saídas atuais
ix
FLIP-FLOPS
(SENSÍVEIS
À BORDA)
Obs: r = 1,2,...p
 k = 1,2,...q
 q = p se tipo D
 q = 2p se tipo JK
COMBINATÓRIO
DO PRÓXIMO
CLOCK
Eranzini / 1996
3
3
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 5
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 6
� Etapa 1: Detalhamento da Descrição Funcional
O comportamento do circuito deve ser expresso de 
forma sintética, relacionando o número de entradas e 
saídas e indicando como as entradas atuam sobre as 
saídas, do ponto de vista dinâmico.
Às vezes, é preciso agregar exemplos, diagramas de 
blocos simplificados ou até uma carta de tempos.
Deve ficar claro quando e em que condições as 
saídas ocorrem.
Deve-se escolher entre os modelos de Mealy e Moore.
3. Etapas da Metodologia de Síntese
4
4
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 7
� Etapa 2: Obtenção do Diagrama de Estados
A partir da descrição funcional, deve-se identificar o 
número de estados necessários, suas saídas e suas 
transições, em função das entradas.
� Etapa 3: Obtenção da Tabela de Estados/Saídas
As informações obtidas no passo anterior são 
organizadas na forma de uma tabela.
3. Etapas da Metodologia de Síntese
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 8
� Etapa 4: Obtenção da Tabela de Estados 
Reduzida
Eliminam-se os estados redundantes, gerando uma 
tabela reduzida.
A redundância entre estados será definida através de 
uma relação de equivalência.
3. Etapas da Metodologia de Síntese
5
5
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 9
A/0
A/0
A/0
E/1
A/0
B/0
C/0
C/0
D/0
B/0
s (t)
A
B
C
D
E
s (t + 1) / z (t)
A
B
C
D
B/0
C/0
C/0
D/0
s (t)
A/0
A/0
A/0
A/1
s (t + 1) / z (t)
A = E
( a ) ( b )
x (t)x (t) x = 0 x = 1
x = 0 x = 1
FIGURA 9.2 - EQUIVALÊNCIA DE ESTADOS
Eranzini / 1996
3. Etapas da Metodologia de Síntese
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 10
� Etapa 5: Designação dos Estados
De posse da tabela de estados reduzida, pode-se 
identificar quantas são as variáveis de estado e, 
portanto, quantos flip-flops serão necessários.
Podem ocorrer duas situações:
– número de estados = 2n
– número de estados < 2n
3. Etapas da Metodologia de Síntese
6
6
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 11
No primeiro caso, são necessários n flip-flops e a 
designação dos yi pode ser feita de qualquer modo.
No segundo caso, também são necessários n flip-
flops, mas haverá estados cujo comportamento não 
está definido pela tabela de estados
s y1 y2
A 0 0
B 0 1
C 1 1
D 1 0
Ex:
3. Etapas da Metodologia de Síntese
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 12
� Etapa 6: Obtenção da Tabela de Excitação
Define-se qual o tipo de flip-flop a ser utilizado e 
obtém-se a tabela de excitação. Como resultado, 
têm-se as equações de excitação.
� Etapa 7: Projeto dos Blocos Combinatórios
Projeta-se os circuitos combinatórios, minimizando 
as funções de chaveamento. Como resultado, 
obtêm-se as equações de estado e de saída.
� Etapa 8: Diagrama Lógico do Circuito
3. Etapas da Metodologia de Síntese
7
7
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 13
4. Exemplo de Síntese - Mealy
Enunciado: Projetar um circuito 
sequencial síncrono que reconhece o 
primeiro ZERO após a ocorrência de 
três ou mais UNS consecutivos.
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 14
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
8
8
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 15
4. Exemplo de Síntese - Mealy
Etapa 1: Descrição Funcional
� circuito tipo Mealy
� o comportamento entrada/saída na borda de 
atuação de clock será:
x: 0 0 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1
y: 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 16
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
9
9
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 17
Etapa 2: Diagrama de Transição de Estados
pela descrição funcional e enunciado, pode-se ver 
que serão necessários pelo menos 4 estados:
– A: estado inicial
– B: estado que armazena a ocorrência de 1 UM
– C: estado que armazena a ocorrência de 2 UNS 
consecutivos
– D: estado que armazena a ocorrênciade 3 ou 
mais UNS consecutivos
4. Exemplo de Síntese - Mealy
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 18
A B C D
0/0
0/0
0/0
0/1
1/0 1/0 1/0 1/0
Etapa 2: Diagrama de Transição de Estados
4. Exemplo de Síntese - Mealy
10
10
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 19
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 20
Etapa 3: Tabela de Estados/Saída
x = 0 x = 1xt
st
A
B
C
D
A / 0
A / 0
A / 0
A / 1
B / 0
C / 0
D / 0
D / 0
st+1 / zt
4. Exemplo de Síntese - Mealy
11
11
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 21
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 22
Etapa 4: Tabela de Estados Reduzida
Não é possível simplificar a tabela anterior
Etapa 5: Designação dos Estados
Como existem 4 estados, n é igual a 2
s y1 y2
A 0 0
B 0 1
C 1 1
D 1 0
4. Exemplo de Síntese - Mealy
12
12
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 23
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 24
x = 0 x = 1xty1t y2t
0 0
0 1
1 1
1 0
0 0 / 0
0 0 / 0
0 0 / 0
0 0 / 1
0 1 / 0
1 1 / 0
1 0 / 0
1 0 / 0
A tabela de estados/saída assume então a seguinte forma:
y1t+1 y2t+1 / zt
Etapa 5: Designação dos Estados
4. Exemplo de Síntese - Mealy
13
13
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 25
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 26
x = 0 x = 1xty1t y2t
0 0
0 1
1 1
1 0
0 0 
0 0 
0 0 
0 0 
0 1 
1 1 
1 0 
1 0 
Etapa 6: Tabela de Excitação
D1t D2t 
Supondo que deva-se usar flip-flops tipo D ↑:
4. Exemplo de Síntese - Mealy
14
14
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 27
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 28
Etapa 7: Projeto dos Blocos Combinatórios
0 0 0 0
0 1 0 0
1 1 0 0
1 0 1 0
y1 y2 0 1
x
0 0 0 0
0 1 0 1
1 1 0 1
1 0 0 1
y1 y2 0 1
x
0 0 0 1
0 1 0 1
1 1 0 0
1 0 0 0
y1 y2 0 1
x
z D1 D2
z = x’ y1 y2’ D1 = x y2 + x y1 D2 = x y1’
4. Exemplo de Síntese - Mealy
15
15
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 29
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 30
4. Exemplo de Síntese – Mealy – Etapa 8: Diagrama Lógico
16
16
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 31
AA B C DD D D A
CLOCK
Entrada x : 011111101, nos instantes
Saída z : 000000010, nos instantes
B
•
•
• • •
• •
• • •
• •
•
•
•
•
1º ZERO
s
z
x
FIGURA 9.6 - DIAGRAMA DE SINAIS
•
Eranzini / 1996
Carta de tempos
4. Exemplo de Síntese - Mealy
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 32
Enunciado: Projetar um circuito 
sequencial síncrono que reconhece o 
primeiro ZERO após a ocorrência de 
três ou mais UNS consecutivos. Adotar 
uma solução do tipo Moore e flip-flops 
tipo D.
5. Exemplo de Síntese - Moore
17
17
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 33
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 34
Etapa 1: Detalhamento da Descrição Funcional
O enunciado é o mesmo do primeiro exemplo, mas 
para melhor entender o comportamento 
entrada/saída é melhor desenhar a carta de tempos.
5. Exemplo de Síntese - Moore
18
18
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 35
•
•
1º UM 2º UM 3º UM 4º UM 1º ZERO 1º UM
CLOCK
inicialESTADOS
• • • •
z
x
A B BEDDC
FIGURA 9.7 - COMPORTAMENTO ENTRADA X SAÍDA DO 2º EXEMPLO
s
Eranzini / 1996
Carta de tempos
5. Exemplo de Síntese - Moore
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 36
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
EstadosTabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
19
19
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 37
Etapa 2: Diagrama de Transição de Estados
Serão necessários pelo menos 5 estados:
– A: estado inicial
– B: armazena a ocorrência do primeiro UM
– C: armazena a ocorrência do segundo UM 
consecutivo
– D: armazena a ocorrência do terceiro e demais 
UNS consecutivos
– E: armazena o primeiro ZERO após três ou mais 
UNS consecutivos
5. Exemplo de Síntese - Moore
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 38
A
(0)
B
(0)
C
(0)
D
(0)
0
0
0
1
1 1 1
1
E
(1)
00
Etapa 2: Diagrama de Transição de Estados
5. Exemplo de Síntese - Moore
20
20
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 39
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 40
Etapa 3: Tabela de Estados/Saída
x = 0 x = 1xt
st
A
B
C
D
A
A
A
E
B
C
D
D
E
zt
A B
0
0
0
0
1
5. Exemplo de Síntese - Moore
21
21
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 41
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 42
Etapa 4: Tabela de Estados Reduzida
Não é possível simplificar a tabela anterior
Etapa 5: Designação dos Estados
Como são necessários 5 estados, n é igual a 3 e 
utilizaremos a seguinte designação (arbitrária):
s y1 y2
A 0 0 0
B 0 1 0
C 1 1 0
D 1 0 0
y3
E 0 0 1
F 0 1 1
G 1 1 1
H 1 0 1
s y1 y2 y3
5. Exemplo de Síntese - Moore
22
22
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 43
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 44
H X X
x = 0 x = 1xt
st
F
G
X
X
X
X
zt
X
X
X
Existem duas alternativas para tratar os casos não 
especificados:
Alternativa 1: Não especificar
Etapa 5: Designação dos Estados
5. Exemplo de Síntese - Moore
23
23
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 45
Alternativa 2: Impor que o estado seguinte seja o 
estado inicial e a saída seja 0
H A A
x = 0 x = 1xt
st
F
G
A
A
A
A
zt
0
0
0
Etapa 5: Designação dos Estados
5. Exemplo de Síntese - Moore
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 46
A
B
C
D
E
F
G
H
st y1 y2 y3
0 0 0
0 1 0
1 1 0
1 0 0
0 0 1
0 1 1
1 1 1
1 0 1
x = 0
0 0 0
0 0 0
0 0 0
0 0 1
0 0 0
0 0 0
0 0 0
0 0 0
0 1 0
x = 1 zt
1 1 0
1 0 0
1 0 0
0 1 0
0 0 0
0 0 0
0 0 0
0
0
0
0
1
0
0
0
s t+1
Etapa 5: Designação dos Estados
5. Exemplo de Síntese - Moore
24
24
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 47
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 48
Etapa 6: Tabela de Excitação
y1 y2 y3
0 0 0
0 1 0
1 1 0
1 0 0
0 0 1
0 1 1
1 1 1
1 0 1
x = 0
0 0 0
0 0 0
0 0 0
0 0 1
0 0 0
0 0 0
0 0 0
0 0 0
0 1 0
x = 1
1 1 0
1 0 0
1 0 0
0 1 0
0 0 0
0 0 0
0 0 0
D1 t D2 t D3 t
5. Exemplo de Síntese - Moore
25
25
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 49
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 50
Etapa 7: Projeto dos Blocos Combinatórios
00 0 0 0 0
01 0 0 0 1
11 0 0 0 1 
10 0 0 0 1
y1y2 / xy3 00 01 11 10
00 0 0 1 1
01 0 0 0 1
11 0 0 0 0 
10 0 0 0 0
y1y2 / xy3 00 01 11 10
00 0 0 0 0
01 0 0 0 0
11 0 0 0 0 
10 1 0 0 0
y1y2 / xy3 00 01 11 10 D1 = xy2y3’ + x y1y3’
D2 = xy1’y2’ + x y1’y3’
D3 = x’y1y2’y3’
D1 t D2 t
D3 t z = y1’y2’y3
5. Exemplo de Síntese - Moore
26
26
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 51
3. Etapas da Metodologia de Síntese
Diagrama Lógico 
do Circuito
Projeto dos
Blocos Combinatórios
Tabela de 
Excitação
Diagrama de
Transição de Estados
Enunciado 
Resumido com 
Palavras
1 2
3
4 5
6
7 8
Tabela de 
Estados Reduzida
Designação de 
Estados
Tabela de 
Estados/Saídas
Descrição 
Funcional 
Detalhada
Tipo de flip-flop
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 52
5. Exemplo de Síntese – Moore: 8) Diagrama Lógico do Circuito
27
27
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II53
6. Simplificação da Tabela de Estados
Para se obter um circuito mais simples, é importante 
reduzir a tabela de estados, quando possível. Esta 
redução é possível quando existirem na tabela 
estados equivalentes.
Definição: Dois estados são equivalentes quando:
� produzem a mesma saída para o mesmo valor das 
entradas
� são levados a estados equivalentes para o mesmo 
valor das entradas
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 54
Esta noção de estados equivalentes tem as 
propriedades matemáticas de uma relação 
de equivalência
Existem dois métodos de simplificação:
– observação direta
– tabelas de implicação
6. Simplificação da Tabela de Estados
28
28
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 55
6.1. Simplificação por Observação Direta
x = 0 x = 1xt
st
A
B
C
D
A / 0
A / 1
A / 0
E / 1
B / 0
C / 0
D / 1
D / 0
E A / 0 B / 0
s t+1 / z t
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 56
x = 0 x = 1xt
st
A
B
C
D
A / 0
A / 1
A / 0
A / 1
B / 0
C / 0
D / 1
D / 0
s t+1 / z t
6.1. Simplificação por Observação Direta
29
29
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 57
6.2. Simplificação por Tabelas de Implicação
Trata-se de um método útil quando o número de 
estados é muito grande.
A idéia é testar iterativamente se estados podem 
ser equivalentes dois a dois, seguindo um 
certo procedimento.
Para isto, utiliza-se uma tabela de implicação.
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 58
1 2 3 4 5 6 8 10 11
2-10
3-11
4-10
5-11
6-10
5-11
2-4
3-11
5-11 4-6
5-11
4-8
9-11
4-10
2-8
1-3
4-8
1-5
6-8
1-5
1-9 8-10
1-11
4-8
1-11
2-4
1-3
1-5 4-6
1-5
4-10
1-11
1-11 4-8
1-3 2-4
1-5
2-6
1-5
2-10
1-11
2-4
1-11
2-8 2-4
2-4
3-5
2-6
3-5
4-6
2
3
4
5
6
8
10
11
9
(2ª)
4-8
5-9
2-8
3-9
6-8
5-9
4-8
1-9
2-8
1-9
1 2 3 4 5 6 8 10 11
2-10
3-11
6-10
5-11
5-11 4-8
9-11
4-10
1-9
1-5 4-8
1-9
1-11 4-8
1-3 2-6
1-5
2-10
1-11
2-8
1-9
2-6
3-5
4-6
4-8
5-9
2
3
4
5
6
8
10
11
9
(4ª)
2-4
3-5
6-8
5-9
2-8
3-9
2-4
1-5
2
3
4
5
6
8
10
11
9
1 2 3 4 5 6 8 10 11
2-10
3-11
6-10
5-11
5-11 4-10
2-8
1-3
4-8
1-5
6-8
1-5
1-9 8-10
1-11
2-4
1-3
1-5 4-6
1-5
4-8
1-9
4-10
1-11
1-11 4-8
1-3 2-6
1-5
2-8
1-9
2-4
2-6
3-5
4-6
2-8
3-9
4-8
5-9
6-8
5-9
2-8
2-4
3-5
4-8
9-11
2-4
1-11
(3ª)
2
3
4
5
6
8
10
11
9
1 2 3 4 5 6 8 10 11
2-10
3-11
4-10
5-11
6-10
5-11
8-10
9-11
2-4
3-11
5-11 4-6
5-11
4-8
9-11
4-10
2-8
1-3
4-8
1-5
6-8
1-5
1-9 8-10
1-11
4-8
1-11
2-4
1-3
1-5 4-6
1-5
4-8
1-9
4-10
1-11
1-11 4-8
1-3 2-4
1-5
2-6
1-5
2-10
1-11
2-8
1-9
2-4
1-11
2-8 2-4
2-4
3-5
2-6
3-5
4-6
2-8
3-9
4-8
5-9
6-8
5-9
(1ª)
8-10
9-11
4-10
5-11
8-10
9-11
2-4
3-11
4-6
5-11
4-8
1-11
2-4
1-5
2-10
1-11
8-10
9-11
4-10
5-11
2-4
3-11
4-6
5-11
2-8
1-3
4-8
1-5
6-8
1-5
8-10
1-11
4-8
1-11
2-4
1-3
4-6
1-5
4-10
1-11
2-4
1-11
2-8 2-4
FIGURA 9.16 - TABELAS DE IMPLICAÇÃO ( A SERM COMPLETADAS DURANTE A AULA)
Eranzini / 1996
6.2. Simplificação por Tabelas de Implicação
30
30
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 59
Lição de Casa
� Leitura Obrigatória:
– Capítulo 7.0, ítem 7.4 do Livro 
Texto.
� Exercícios Obrigatórios:
– Capítulo 7.0 do Livro Texto.
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 60
Livro Texto
�Wakerly, J.F.; Digital Design –
Principles & Practices; Fourth
Edition, ISBN: 0-13-186389-4, 
Pearson & Prentice-Hall, Upper
Saddle, River, New Jersey, 07458, 
2006.
31
31
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 61
Bibliografia Adicional Deste Assunto
� Dias, Francisco José de Oliveira; Introdução 
aos Circuitos de Chaveamento; Apostila, 
PEL/EPUSP, 1.980;
� Fregni, Edson; Ranzini, Edith; Teoria da 
Comutação: Introdução aos Circuitos 
Digitais (Partes 1 e 2); Apostila 
PCS/EPUSP, Outubro de 1.999;
© Andrade, Bruno, Midorikawa, Simplício e Spina 2.017 <Sínt. Circ. Seq.> PCS 3225 Sistemas Digitais II 62
Bibliografia Adicional Deste Assunto
� Hill, Frederic and Peterson, Gerald; 
Introduction to Switching Theory and Logical 
Design; Ed. John Wiley and Sons, 1.974;
� Ranzini, Edith; Circuitos de Chaveamento
(notas de aula); Apostila, EPUSP, 1.983.