12-Sistemas Digitais II - Poli - circuito sequencial realimentado, análise

Prévia do material em texto

1
1
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 1
PCS 3225
Sistemas Digitais II
Análise de Circuitos Sequenciais Realimentados
7-9 – Feedback Sequential Circuit Analysis (Wakerly, 
4ed, páginas 590-600)
Andrade, Marco Túlio Carvalho de; Midorikawa, 
Edson Toshimi
Professores Responsáveis
Spina, Edison
Professor Responsável Pela Revisão
versão: Setembro de 2.017
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 2
Wakerly 4 ed
Seções:
7-9 – Feedback Sequential Circuit Analysis (pág. 590)
7-9.1 – Basic Analysis (pág. 590)
7-9.2 – Analyzing Circuits With Multiple 
Feedback Loops (pág. 594)
7-9.3 – Races (pág. 596)
7-9.4 – State Tables and Flow Tables (pág. 597)
7-9.5 – CMOS D Flip-Flop Analysis (pág. 600)
2
2
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 3
Tópicos
� Circuitos realimentados vs. circuitos 
síncronos
– Circuitos de modo fundamental.
� Análise de circuitos realimentados
– Método básico;
– Análise com múltiplas realimentações;
– Corridas;
– Tabelas de estado e Tabelas de fluxo.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 4
� Circuitos Síncronos (revisão)
Análise de Circuitos Realimentados
3
3
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 5
Análise de Circuitos Realimentados
� Circuitos Síncronos: mudanças condiciona-
das ao clock:
– Princípio de construção de Flip-Flops.
Mealy / Moore
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 6
Análise de Circuitos RealimentadosAnálise de Circuitos Realimentados
� Circuitos Realimentados – Mudanças nas 
saídas/estados, provocadas por alterações 
nos valores das entradas:
– Princípio de construção de latches.
Fig 7-65
4
4
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 7
Análise de Circuitos Realimentados
� Os circuitos realimentados são o exemplo mais 
comum de circuitos que operam no modo 
fundamental, pois estes:
– Não possuem um sinal de relógio (clock);
– Saídas – São função continua, e não discreta, por 
pulsos de clock, de suas Entradas e Estado Atual.
� “Simplificação” – Adota-se como premissa que 
um circuito construído para operar no modo 
fundamental não permita a mudança simultânea
de suas entradas:
– O procedimento de análise assume que apenas uma 
das entradas muda de cada vez;
– Caso contrário, circuito pode entrar em oscilação.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 8
Análise de Circuitos Realimentados – Definições
� Variável de Estado – Valor lógico da 
saída de cada um dos laços de reali-
mentação. Um circuito com n laços de 
realimentação possui n variáveis de 
estado e portanto 2n Estados.
� Internal State – Conjunto de valores 
armazenados em todos os laços de 
realimentação (valores do conjunto das 
variáveis de estado).
� Input State – Valor atual das entradas.
5
5
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 9
Análise de Circuitos Realimentados – Definições
� Total State – Num circuito que opera no 
modo fundamental, é uma combinação 
particular de Internal State e Input State:
< State i t ; Input k t >
� Stable Total State – É um Total State de 
tal forma que o próximo Internal State pre-
visto pela Tabela de Transição de Estados 
é igual ao Internal State Atual. Se o pró-
ximo Internal State previsto for diferente, 
então a combinação Estado X Entrada é 
de um Unstable Total State.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 10
Análise de Circuitos Realimentados – Definições
Y3
Y2
Y1
Variáveis de Estado
Y3 t, Y2 t, e Y1 t.
Internal State
Si t = (Y3 Y2 Y1)
Input Values
Ik t = (PR_L;CLR_L;CLD;D)
Total State
< State i t ; Input k t >
Stable Total State
< S i t = 1 1 1; I k t = 1 1 0 1 >
Unstable Total State
< S i t ; I k t > tal que
< S i t > ≠≠≠≠ < S i t+1 > 
6
6
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 11
Exemplo de análise: LATCH D
� Procedimento – Similar a circuitos combinató-
rios, mas usando buffers fictícios (no menor 
número possível) para remover laços (loops).
Uso de 
buffer 
remove laço
Variável 
de próximo 
estado
Y*
Fig 7-66
Q = C . D + ~C . Y + D . Y
QN = C . ~D + ~Y
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 12
Análise de Circuitos Realimentados
Y* = Q = C . D + ~C . Y + D . Y QN = C . ~D + ~Y
7
7
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 13
Exemplo de análise: LATCH D
� Tabela de transição de estados – Pergunta: 
Quais são os estados estáveis, isto é, 
aqueles para os quais o próximo estado 
não se altera mantendo-se a entrada?
Fig 7-67
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 14
Análise de Circuitos Realimentados
Y* = Q = C . D + ~C . Y + D . Y QN = C . ~D + ~Y
Y* / Q QN Y* / Q QN Y* / Q QN Y* / Q QN
8
8
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 15
Exemplo de análise: LATCH DExemplo de análise: LATCH D
� Na tabela pode-se identificar estados 
estáveis (por meio de círculos).
Fig 7-68
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 16
Exemplo de análise: LATCH D
� A análise requer avaliar as saídas Q e QN:
Y*= Q = C•D +(C•D' + Y')' = C•D + C'•Y + D•Y
QN = C•D' + Y'
Fig 7-69
9
9
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 17
Exemplo de análise: LATCH D
� Transição de estados – Início em (S0,00), então:
»Ocorre a mudança na entrada, de D ���� 1, 
em seguida ocorre a transição C ���� 1, e cai 
em Estado Proibido instável, saindo dele!
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 18
Exemplo de análise: LATCH D
� Transição de estados – Início em (S0,00), então:
»Ocorre a mudança na entrada, de D ���� 1, 
em seguida ocorre a transição C ���� 1, e cai 
em Estado Proibido instável, saindo dele!
Trace [1/2]
10
10
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 19
Exemplo de análise: LATCH D
� Transição de estados – Início em (S0,00), então:
»Se trocar a mudança na entrada, de C ���� 1, 
e depois D ���� 1, ele irá para o mesmo 
Estado Final estável que o caso anterior!
Trace [2/2]
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 20
Exemplo de análise: LATCH D
� Transição de estados – Início em (S0,00), então:
»Ocorre a mudança na entrada, de D ���� 1;
»Em seguida ocorre a transição C ���� 1.
Fig 7-70
11
11
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 21
Exemplo de análise: LATCH D
� Transição de estados – Início em (S1,11), estado 
proibido, com 2 estados finais, estáveis: 
– 1) D ���� 0, depois C ���� 0, estado final S0/00, Q=0; 
– 2) C ���� 0, depois D ���� 0, estado final S1/00, Q=1.
© Andrade, Bruno, Midorikawa, Simplício,Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 22
Exemplo de análise: LATCH DExemplo de análise: LATCH D
� Transição de estados – Início em (S1,11), estado 
proibido, e então ocorrem: 
– Simultaneamente as mudanças D � 0, C � 0;
– Duas possibilidades – Estado final é indefinido.
Fig 7-71
12
12
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 23
Análise com Múltiplas Realimentações
� Inserção do núme-
ro mínimo (minimal 
cut sets) necessá-
rio de buffers para 
remover laços (cut 
sets).
� A definiçao das va-
riáveis de próximo 
estado depende da 
escolha dos bu-
ffers .
Fig 7-72
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 2424
13
13
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 25
Equações do circuito da figura Figura 7-72 – página 595
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 26
Ver slides 23 e 24
14
14
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 27
Análise ... Realim. .
Fig 7-73 pág. 596
� A escolha dos 
buffers define as 
variáveis de próxi-
mo estado e seu 
número mínimo
necessário;
� Remover laços, 
permite construir a 
Tabela de Transi-
ção de Estados.
INÍCIAL: S3(011)/CD=00
FINAL: S3(000)/CD=10
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 28
Race
� Diz-se que ocorre um race (corrida ou 
disputa) em um circuito sequencial 
realimentado se múltiplas variáveis de 
estado internas mudam de valor lógico, 
como resultado da mudança de estado 
imposta pela alteração do valor lógico de 
uma ou mais variáveis de entrada.
15
15
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 29
Race
� Exemplo Figura 7-73, página 596.
� Pode-se verificar um race (corrida) quando, ao se 
encontrar no stable total state na situação St/CD = 
011/00 (Y1t,Y2t,Y3t=011; CD=00), o clock (C) muda 
de 0 para 1.
� Assumindo que duas variáveis internas não mudam de 
valor ao mesmo tempo (Y3t=1 antes de Y2t=1, ou o 
contrário) o estado final será: 
Y1t+1,Y2t+1,Y3t+1=000/CD=10
� Porém pode-se passar pelos estados espúrios:
Y1t,Y2t,Y3t=001 ou Y1t,Y2t,Y3t=010 
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 30
Primeiras 4 linhas da tabela da Figura 7-73, página 596.
16
16
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 31
Primeiras 4 linhas da tabela da Figura 7-73, página 596 - análise.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 32
Noncritical Race
� Corrida Não Crítica:
� O estado final não depende da ordem 
com que os estados intermediários 
(espúrios) mudam entre si até atingí-lo.
� O estado final desejado é atingido 
(alcançado) independentemente de qual 
das variáveis de estado internas muda 
primeiro.
17
17
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 33
Análise com Múltiplas Realimentações
� Corrida Não 
Crítica – Ocorre 
quando caminhos 
distintos levam ao 
mesmo estado.
� Exemplo: início 
em (011,00), e 
então CLK � 1, 
resultando em: 
– 011 � 001 �
000 OU
– 011 � 010 �
000
Fig 7-74
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 34
Critical Race
� Corrida Crítica:
� Ocorre quando um circuito pode alcançar 
estados finais diferentes dependendo de 
qual variável de estado sofreu variações e 
reagiu a estas com uma velocidade supe-
rior a das demais variáveis.
� O estado final desejado nem sempre é 
atingido (alcançado) independentemente 
de qual das variáveis de estado muda 
primeiro.
18
18
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 35
Análise com ...
� Corrida Crítica –
Pode ocorrer, e 
normalmente ocorre, 
quando várias 
variáveis internas 
mudam de estado 
como resultado de 
uma única mudança 
na entrada.
Fig 7-75
Na Tabela da Fig. 7-75 foi
introduzida uma alteração
neste Estado, com relação a
da Fig. 7-73, para gerar um
exemplo de corrida crítica.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 36
Figura 7-75, página 597 do livro texto.
19
19
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 37
Figura 7-75, página 597 do livro texto - Análise.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 38
SE não houver corrida crítica
(Verificar manualmente)
� Pode-se:
– Nominar com-
binações de 
pares Estado-
Entrada;
E
– Criar uma 
Tabela de 
Transições 
simplificada. Fig 7-76
20
20
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 39
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 40
Slide 35
21
21
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 41
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 42
22
22
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 43
Hops – Saltos, 
Reflexões.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 44
Tabela de transições simplificada - Se não houver corrida crítica
1. Eliminar linhas com 
estados não atingí-
veis: S1, S4, S5;
2. Eliminar “próximos 
estados” não atingí-
veis com mudanças 
de 1 bit na entrada 
(i.e., entre dois esta-
dos não estáveis).
Fig 7-76
23
23
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 45
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 46
Não permitir que o valor de 2 variáveis
de entrada mude ao mesmo tempo
S2
[1/2]Era S2 na Tabela 
original, mas como 
vai para um Estado 
final estável S6
...
24
24
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 47
Não permitir que o valor de 2 variáveis
de entrada mude ao mesmo tempo
[2/2]Pode-se substituir
por S6 na Flow Table 
eliminando-se este 
hop e simplificando a 
Flow Table (ver 
Figura 7-77)
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 48
25
25
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 49
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 50
26
26
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 51
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 52
Análise com múltiplas realimentações
� Esta tabela 
elimina múlti-
plos pulos e 
mostra apenas 
a destinação 
final.
Fig 7-77
01
Errata do livro
texto
27
27
© Andrade, Bruno, Midorikawa, Simplício,Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 53
Análise com múltiplas realimentaçõesAnálise com múltiplas realimentações
� Se não há 
corrida crítica:
– Tabela de 
transições 
simplificada;
– Algumas 
transições 
possíveis na 
tabela 
simplificada.
Fig 7-78
SB
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 54
� Análise com múltiplas realimentações.
Análise com múltiplas realimentaçõesAnálise com múltiplas realimentações
SB
28
28
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 55
� Flip-flop tipo D CMOS:
Análise com múltiplas realimentaçõesAnálise com múltiplas realimentações
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 56
� Flip-flop tipo D CMOS:
Análise com múltiplas realimentaçõesAnálise com múltiplas realimentações
29
29
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 57
Referências
�Referências desta aula: 
–Wakerly, 7-9; pág. 590-600
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 58
Na próxima aula
� Projeto de Circuitos Realimentados
� Referência: Wakerly, seção 7.10, pág. 601-611.
30
30
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 59
Livro Texto
�Wakerly, J.F.; Digital Design –
Principles & Practices; Fourth
Edition, ISBN: 0-13-186389-4, 
Pearson & Prentice-Hall, Upper
Saddle, River, New Jersey, 07458, 
2006.
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 60
Bibliografia Adicional Deste Assunto
� Dias, Francisco José de Oliveira; Introdução 
aos Circuitos de Chaveamento; Apostila, 
PEL/EPUSP, 1.980;
� Fregni, Edson; Ranzini, Edith; Teoria da 
Comutação: Introdução aos Circuitos 
Digitais (Partes 1 e 2); Apostila 
PCS/EPUSP, Outubro de 1.999;
31
31
© Andrade, Bruno, Midorikawa, Simplício, Spina 2.017 <Anal.Circ.Seq.Realiment.> PCS 3225 Sistemas Digitais II 61
Bibliografia Adicional Deste Assunto
� Hill, Frederic and Peterson, Gerald; 
Introduction to Switching Theory and Logical 
Design; Ed. John Wiley and Sons, 1.974;
� Ranzini, Edith; Circuitos de Chaveamento
(notas de aula); Apostila, EPUSP, 1.983.