ORGANIZAÇÃO DE COMPUTADORES - aula_9

Prévia do material em texto

*
AULA 9
 
Prof. Luiz di Marcello
BEM-VINDO À DISCIPLINA
ORGANIZAÇÃO DE COMPUTADORES
*
AULA 9
HIERARQUIA DAS MEMÓRIAS
*
AULA 9
VELOCIDADE
CUSTO
CAPACIDADE DE
ARMAZENAMENTO
HIERARQUIA DAS MEMÓRIAS
*
AULA 9
COMPONENTES DA
MEMÓRIA PRINCIPAL (MP)
*
AULA 9
1- REM  endereço em outro registrador
2- O endereço é colocado no barramento de endereço
3- Sinal de leitura no barramento de controle
4- Decodificação de endereço e localização da célula
5- RDM  MP pelo barramento de dados
6- Outro registrador  RDM
OPERAÇÃO DE LEITURA NA MP
*
AULA 9
1- REM  endereço em outro registrador
2- O endereço é colocado no barramento de endereço
3- RDM  Outro registrador
4- Sinal de escrita no barramento de controle
5- Decodificação de endereço e localização da célula
6- MP (REM)  RDM
OPERAÇÃO DE ESCRITA NA MP
*
AULA 9
Organização da memória principal células
Palavra  conjunto de células com significado
Unidade de transferência  quantidade de bits transferidos de/para a memória
Capacidade de memória  quantidade de informações armazenadas
N = número de células * tamanho da célula 
RESUMO DOS CONCEITOS
*
AULA 9
Considere um sistema cuja célula de memória é composta por 16 bits e o registrador de endereços possui 32 bits. Qual o tamanho máximo da memória principal neste sistema?
EXERCÍCIOS
*
AULA 9
Considere um sistema cuja célula de memória é composta por 16 bits e o registrador de endereços possui 32 bits. Qual o tamanho máximo da memória principal neste sistema?
	REM : 32 bits 	232 = 4G células
EXERCÍCIOS
*
AULA 9
Considere um sistema cuja célula de memória é composta por 16 bits e o registrador de endereços possui 32 bits. Qual o tamanho máximo da memória principal neste sistema?
	REM : 32 bits 	232 = 4G células
	Cada célula possui 16 bits = 2 bytes
	Total = 4G x 2B = 8GB
EXERCÍCIOS
*
AULA 9
Quantos bits o registrador de endereços deve ter para endereçar uma memória de 4GB onde cada célula possui 64 bits?
EXERCÍCIOS
*
AULA 9
Quantos bits o registrador de endereços deve ter para endereçar uma memória de 4GB onde cada célula possui 64 bits?
	Célula  64 bits = 8 bytes
EXERCÍCIOS
*
AULA 9
Quantos bits o registrador de endereços deve ter para endereçar uma memória de 4GB onde cada célula possui 64 bits?
	Célula  64 bits = 8 bytes
	Quantidade de células = 4GB / 8B = 232 x 2-3 = 229 células
				
	REM  29 bits
EXERCÍCIOS
*
AULA 9
O acesso a cache é transparente para a aplicação e para o sistema operacional, uma vez que todo o gerenciamento da memória cache é feito por hardware
O processador inicia a operação de leitura para o endereço desejado da Memória Principal
O sistema de controle da cache intercepta o endereço e conclui se o dado solicitado está ou não armazenado na cache. Um acerto é denominado cache hit e a falta é denominada cache miss
Se ocorrer um cache miss o controlador da memória principal é acionado para localizar o dado na memória, transferindo-o para a cache. Um novo acesso é feito a memória cache
MEMÓRIA CACHE
*
AULA 9
PRINCÍPIO DA LOCALIDADE
TEMPORAL
Se um item é referenciado, tende a ser referenciado novamente.
Exemplo: loops (instruções e dados)
	
ESPACIAL
Se um item é referenciado, itens cujos endereços são próximos tendem a ser referenciados em seguida.
Exemplo: acesso a dados de um array
O PORQUÊ DA CACHE? COMO FUNCIONA?
*
AULA 9
ORGANIZAÇÃO DA CACHE
A memória cache é organizada em um conjunto de L linhas, sendo cada linha constituída de X bytes
 As linhas têm endereço de 0 a L-1
Cada linha possui um campo indicador do endereço do bloco que está naquele instante armazenado nela. Este campo é denominado tag ou rótulo
*
AULA 9
Direto: Cada bloco da MP tem uma linha de cache previamente definida. Como o tamanho da memória é muito maior que o tamanho da cache, é necessário se obter o tag do bloco e verificar se é o mesmo tag que está na linha indicada, indicando um hit. É um método simples, porém de pouca flexibilidade
Associativo: Não há local fixo na cache para um bloco da MP, no entanto será necessário comparar o tag com o tag de cada linha
Associativo por conjunto: Utiliza conceitos das técnicas anteriores, utilizando mapeamento direto para identificar um bloco e mapeamento associativo para localizar o dado dentro do bloco
MAPEAMENTO
*
AULA 9
FIFO  First In First Out
	A primeira linha acessada será a primeira a sair
LRU Least Recently Used
	A linha menos recentemente acessada será a primeira a sair
Aleatório
ALGORITMOS DE SUBSTITUIÇÃO
*
AULA 9
Um processador possui um RDM com capacidade de armazenar 64 bits em um REM  com capacidade de armazenar 32 bits.
Qual a capacidade máxima de endereçamento? Qual o tamanho da célula de memória? Qual o tamanho da palavra de memória?
1) 32G, 32 bits e 32 bits 2) 16M, 16 bits e 32 bits 3) 32G, 32 bits e 64 bits 4) 32G, 16 bits e 16 bits
REGISTRO DE FREQUÊNCIA
*
AULA 9
RDM com de 64 bits
REM com 32 bits
Qual a capacidade máxima de endereçamento?
 Qual o tamanho da célula de memória?
 Qual o tamanho da palavra de memória?
REGISTRO DE FREQUÊNCIA
*
AULA 9
Em que circunstância uma cache que funciona com mapeamento associativo por conjunto pode ser considerada igual a cache que funciona com mapeamento direto?
1) Depende do tamanho da cache 2) Na etapa de endereçamento do conjunto 3) Na etapa de localização dentro do bloco 4) Em nenhuma etapa
REGISTRO DE FREQUÊNCIA