Baixe o app para aproveitar ainda mais
Prévia do material em texto
UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOLÓGICO CURSO DE CIÊNCIA DA COMPUTAÇÃO CURSO DE ENGENHARIA DE COMPUTAÇÃO Disciplina: ARQUITETURA E ORG. COMPUTADORES II Prova Optativa 1º. SEM/2013 Nome: Data: 13/08/2013 Nota: 1. Considerando um sistema de cache, responda as seguintes questões (2,0 pontos): (a) O sistema de escrita write back permite as caches reduzir o número de acessos à memória principal para escritas, no entanto, com o uso desta estratégia, uma leitura na cache pode gerar uma escrita na memória principal. Explique em que situação isso pode ocorrer. (b) Explique como é possível aumentar o desempenho de escritas em uma cache com sistema de escrita whrite trough. 2. Considerando um cache de dados de tamanho de 512KB com endereços de 32 bits e 64 bytes por bloco e que utiliza uma memória endereça a bytes. Calcule quantos bits são utilizados para o offset, índice e tag caso esta cache possua: (2 pontos) (a) Mapeamento direto (b) Mapeamento conjunto associativo de 4 vias (c) Mapeamento totalmente associativo (d) Qual o tamanho total desta cache considerando o mapeamento totalmente associativo? 3. A equação do Tempo de Acesso Médio a Memória (AMAT - Average Memory Access Time) possui três componentes: hit time (tempo de acerto), miss rate (taxa de falhas) e miss penalty (penalidade de falha). (2,0 pontos) Average Memory Access Time = Time for a hit + Miss rate × Miss penalty (a) Para cada uma das seguintes otimizações, indique qual o componente da equação AMAT que é melhorado e explique a razão: • Utilizando uma cache nível 2 (L2) • Utilizando uma cache diretamente mapeada • Utilizando blocos maiores (b) Forneça a equação AMAT considerando uma cache de dois níveis (L1 e L2). Indique, em cada componente da equação, o referente nível da cache (Ex: Miss rateL1 ou Miss rateL2). 4. Supondo uma máquina com duas versões de tamanho de cache, 16KB e 64KB. Ao aumentarmos o tamanho da cache a taxa de faltas cai de 3% para 2%. Esta máquina apresenta um tempo de ciclo de clock de 2ns, na versão com 64KB de cache, e de 1,7ns, na versão com 16KB de cache. Ambas as versões possuem um CPI de 1 ciclo e utilizam um ciclo para o acerto na caches. Se a penalidade de falta para acesso a memória é de 100 ciclos para a máquina com a cache menor e de 120 ciclos para a versão com a cache maior, e existe uma média de 1,5 referência a memória por instrução, determine: (2,0 pontos) (a) Qual das máquinas apresenta o menor tempo de processador? (b) Qual das máquinas apresenta e o menor tempo médio de acesso à memória? 5. Considere uma cache diretamente mapeada com 8 blocos de uma word cada, que está inicialmente vazia, indique para cada referência de endereço da lista abaixo como um acerto (hit) ou uma falta (miss) e mostre o conteúdo final da cache para duas séries de referências de endereços. (2,0 pontos) (a) A série de referências de endereços fornecidos com endereços em word são: 3, 15, 9, 32, 12, 16, 41, 29, 38, 10, 28, 42, 8, 32, 9 e 15. (b) A série de referências de endereços fornecidos com endereços em byte são: 3, 15, 9, 32, 12, 16, 41, 29, 38, 10, 28, 42, 8, 32, 9 e 15. Boa prova!
Compartilhar