Aula 03 Modelo de Von Neuman Estrutura e Organização

Prévia do material em texto

Modelo de John Von 
Neumann
Disciplina de Arquitetura de Computadores
Wagner Al-Alam
Universidade Federal do Ceará
2
Computadores com programa fixo
 Dos primeiros computadores até o ENIAC, o programa era feito em 
hardware.
 Inconvenientes do ENIAC
- Religação de componentes eletrônicos através de cabos.
- Dificuldades para corrigir programas já existentes.
- O tempo de alteração girava em torno de 3 semanas.
- Utilização de aritmética decimal.
- Dificuldades em distinguir de maneira confiável os 10 níveis de tensão.
3
Estrutura do ENIAC
Card
reader
Printer
and card
punch
Multiplier
Divider
And
Square
rooler
Function
Tables A1 A2 A30
Master
programmer
unit
Program
Lines
Accumulators
4
Biografia
 John Von Neuman(1903 - 1957)
- Cientista Hungaro
- Áreas de Interesse:
- Matemática
- Lógica
- Mecânica Quântica
- Armamento
- Computação
- Teoria de jogos
- Economia
- Arquitetura de “Von Neumann”
- Publicada em 1945
- Embora tenha sido desenvolvida por 
John W. Mauchly e J. Presper Eckert
Figura: Jon Von Neumann e à sua direita o IAS
(Instituto de Estudos Avançados de Princeton)
5
Arquitetura de Von Neumann
 Programa e dados são armazenados juntos na memória principal
- dados e instruções armazenados na mesma memória.
 O programa é executado sequencialmente;
 A memória é endereçavel.
 Programas e dados representados de forma digital em memória
 Processamento baseado em aritmética binária, ao invés de decimal
 Formam a base de todos os computadores digitais.
 Publicada em 1945 no First Draft of a Report on the EDVAC
 https://www.google.com.br/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&sqi=2&ved=0CC4QFjAA&url=http
%3A%2F%2Fvirtualtravelog.net.s115267.gridserver.com%2Fwp%2Fwp-content%2Fmedia%2F2003-08-TheFi
rstDraft.pdf&ei=ZbUNUrL5K8aayQGh0ICIAQ&usg=AFQjCNFPg8SRs-w7gQzRJnPaw6AIjsLmwQ&sig2=XzO
GGLDWwTTrisywF2AvVQ
6
Arquitetura de Von Neumann
A arquitetura de Von Neumann satisfaz as características abaixo:
 Consiste em três sistemas de hardware: 
- unidade central de processamento (UCP)
 Unidade de controle
 Unidade aritmética e lógica
 Registradores
 Contador de programa
- sistema de memória principal
 Armazena programas e dados
- Sistema de I/O
 Capaz de executar processamento sequencial de instruções
 Contém um único caminho, físico ou lógico, entre a memória principal 
e unidade de controle da UCP.
7
Máquina de Von Neumann
 A Máquina de Von Neumann é base de quase todos os 
computadores digitais.
8
Unidade Central de Processamento (CPU)
 Lê, decodifica e executa as instruções armazenadas na memória;
 Realiza operações lógicas e aritméticas;
 Pode ler modificar o valor de alguma posição de memória;
 Pode transferir valores da entrada para a memória e da memória para 
a saída;
 Executa as instruções sequencialmente, até o término do programa 
ou até encontrar algum desvio explícito.
9
Memória
 É dividida em células (bytes)
 Cada célula armazena um valor e possui um endereço;
 É comandada pela CPU, que informa em qual endereço deseja 
executar uma operação (de leitura ou escrita);
 Operações de leitura não modificam os valores armazenados;
 Operações de escrita apagam os valores anteriores, substituindo-os 
pelos novos valores;
...
10
Memória
 Exemplo de memória com 10 posições:
- As posições são numeradas 0 a 9;
- Valores permanecem até que um novo valor seja armazenado na mesma 
posição ou até que a memória seja desligada.
0 1 2 3 4 5 6 7 8 9
10 28 93 55 72 15 6 52 45 19
Endereço
Valor
11
Entrada e Saída
 Sob comando da CPU, é possível ler valores de um dispositivo de 
entrada, armazenando-os na memória;
 Sob comando da CPU, é possível ler valores da memória, enviando-
os para um dispositivo de saída;
 Existe uma grande variedade de dispositivos de entrada e saída;
 Conceitualmente, no entanto, eles são passivos e obedecem ao 
comando da CPU.
12
Principais Características
 As principais características desta máquina são:
- a Unidade Lógica Aritmética (ULA) contém células de armazenamento chamadas de 
registradores:
- Registrador Temporário de Dados (MBR): contém o dado a ser lido ou escrito na 
memória.
- Acumulador (AC);
- Quociente de Multiplicação (MQ).
- a unidade de controle também tem registradores especiais:
- Registrador de Endereçamento de Memória (MAR): contém o endereço da posição da 
memória a ser lida ou escrita;
- Registrador de Instruções (IR): contém a próxima instrução a ser executada;
- Registrador de Armazenamento Temporário de Instruções (IBR);
- Program Counter (PC): contém o endereço na memória com a próxima instrução a ser 
executada.
- os dois formam a Unidade Central de Processamento (UCP) dos 
computadores modernos;
13
Funcionamento
 MBR - Registrador 
Temporário de Dados
 AC - Acumulador 
 MQ - Quociente de 
Multiplicação 
 MAR - Registrador de 
Endereçamento de 
Memória
 IR - Registrador de 
Instruões
 IBR - Registrador de 
Armazenamento 
Temporário de 
Instruções
 PC - Program 
Counter
14
Ciclo de Execução de Von Neumann
 Todas trocas de dados passam pela ULA (MBR)
 Ciclo de execução de instrução de Von Neumann: 
- (busca – decodificação – execução)
- A unidade de controle busca a próxima instrução do programa na 
memória usando o contador de programa para determinar onde a 
instrução está localizada.
- A instrução é decodificada para uma linguagem que a UAL possa 
entender.
- Qualquer operando de dados requerido para executar a instrução é 
carregado da memória e colocados em registradores dentro da UCP.
- A UAL executa a instrução e coloca os resultados em registradores ou na 
memória.
15
Ciclo de Execução de Von Neumann
Busca
Decodificação
Execução
16
Gargalo de Von Neumann
 A separação entre a CPU e a memória leva para o gargalo de Von 
Neumann.
- Como existe somente um caminho entre o sistema de memória principal e a 
unidade de controle, força-se a alternância entre ciclos de instrução e execução.
- vai endereço da instrução volta instrução
- vão endereços dos operandos e voltam operandos
- A produção limitada (taxa de transferência) entre a CPU e a memória em 
comparação com a quantidade de memória.
 O termo "gargalo de von Neumann" foi dado por John Backus em sua 
palestra Award 1977 ACM Turing.
 Este gargalo permanece até hoje!!!
 Exemplo:
- Aplicações de acesso de dados intensivo não preenchem 100% de processamento 
devido à diferença de desempenho entre processadores modernos e a memória 
principal.
17
Gargalo Atualmente
 A evolução das memórias é mais lenta que a evolução dos processadores:
- SDRAM (100 - 133 MHz)
- DDR: double data rate, ou dupla taxa de transferência (266 MHz).
- DDR2: 2 * DDR (até 1.300 MHz)
- DDR3: 2 * DDR2 (até 2.400 MHz)
- DDR4: 2 * DDR3 
- DDR5: 2 * DDR4
[número de bytes] x [frequência do barramento] x 2
 Para contornar o gargalo: 
- diminuir tráfego de informações
- manter informações na CPU
- diminuir tamanho em bits das informações transferidas
- inclusão de registradores
Leituras sugeridas:http://olhardigital.uol.com.br/noticia/memoria-ram-um-resumo-da-evolucao/28793
http://www.tecmundo.com.br/memoria-ram/12781-memorias-quais-os-tipos-e-para-que-servem.htm
18
Extensões do modelo de Von Neumann
 A primeira extensão do modelo de Von Neumann 
 Permitir que programas e dados armazenados em meios de 
armazenamento mais lentos possa ser copiados para as memória 
voláteis de acesso rápido como a RAM, antes da execução.
 Exemplo:
- Disco Rígido para Memória RAM
19
Modelo de Von Neumann com Barramento
 Outra adaptação do modelo deVon Neumann é o modelo com 
barramentos de sistema.
- O barramento de dados move dados da memória principal para os 
registradores da UCP e vice-versa. 
- O barramento de endereços contém o endereço dos dados que o 
barramento de dados está acessando no momento.
- O barramento de controle carrega os sinais de controle necessários que 
especificam como a transferência de informações deve ser feita.
Barramento de Endereços
Barramento de Controle
Barramento de Dados
CPU
(ALU,
Registradores
e Controle)
Memória Entrada eSaída (E/S)
B
a r
r a
m
e n
t o
s 
d o
 
Si
s t
e m
a
20
IAS - Instituto de Estudos Avançados de Princeton(1946)
- 1a geração
 Constituído de quatro unidades principais, a memória, a UAL, a UC e 
a parte de entradas e saídas.
 Possuía memória de 1000 posições, chamadas palavras de 40 bits.
 Tanto os dados quanto as instruções eram representados da mesma 
forma binária e armazenados na mesma memória.
 Possuía 21 instruções de 20 bits cada uma. 
- Cada instrução era composta de dois campos:
- Um de 8 bits denominado C.Op. (Código de Operação / opcode)
- Outro de 12 bits denominado endereço para localizar cada uma das 
1000 palavras (de 0 à 999). 
 Curiosidade 2¹2 = 4096 posições, somente 1000 eram 
usadas.
...
21
IAS - Instituto de Estudos Avançados de Princeton(1946)
- 1a geração
22
 Operava em modo repetitivo, um ciclo de execução e em seguida 
outro.
 Cada ciclo consistia de 2 subciclos:
- O ciclo de busca (fech cycle): o C.Op. da próxima instrução era trazido da 
memória para o IR (Registrador de Instrução) e a parte de endereço da 
instrução era armazenada no MAR (Memory Address Register). 
- O Ciclo de execução: O circuito de controle interpretava o código de 
operação e gerava os sinais apropriados para acarretar o movimento de 
dados ou a realização de uma operação na UAL (Unidade Aritmética e 
Lógica)
IAS - Instituto de Estudos Avançados de Princeton(1946)
- 1a geração
23
Conjunto de Instruções do IAS
 As 21 instruções do IAS eram agrupadas como segue:
- Transferência de dados: movem dados entre memória e registradores da 
UAL ou entre dois registradores da UAL.
- Desvio incondicional: normalmente, a unidade de controle executa 
instruções em sequência a partir da memória. Essa sequência pode ser 
alterada por uma instrução de desvio, que facilita operações repetitivas.
- Desvio condicional: o desvio pode se tornar dependente de uma condição, 
permitindo assim pontos de decisão.
- Aritméticas: operações realizadas pela UAL.
- Modificação de endereço: permite que os endereços sejam calculados na 
UAL e depois inseridos em instruções armazenadas na memória.
24
Instruction Set IAS 1/2
25
Instruction Set IAS 2/2
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20
	Slide 21
	Slide 22
	Slide 23
	Slide 24
	Slide 25