PLD – Apresentação Instrutor

Prévia do material em texto

PLD – PROGRAMMABLE LOGIC
DEVICE
DISPOSITIVOS LÓGICOS PROGRAMÁVEIS
O QUE É UM PLD?
• A tradução da sigla é: Dispositivo lógico programável.
• É um circuito integrado que contém uma grande quantidade de circuitos
lógicos e chaves eletrônicas, as quais possibilitam a organização lógica a
critério do usuário.
VISÃO GERAL DE UMA PLD
TIPOS DE PLD
• PLA (Programmable Logic Array) 
• PAL (Programmable Array Logic) 
• GAL (Generic Array Logic)
• CPLD (Complex Programmable Logic Device)
• FPGA (Field Programmable Gate Array)
• ASICS (Application Specific Integrated Circuits)
SIM, Elas são 
diferentes
Será a utilizada em nossa aula
PLA (ARRANJO DE LÓGICAS PROGRAMÁVEIS)
• É composta por uma matriz
programável de AND’s e
outra de OR’s, também
programável.
• Utiliza lógica de fusíveis
para sua programação.
• São programados apenas
uma vez.
FUSÍVEIS EM UMA PLA
• Os fusíveis estão inicialmente
fechados. Após a programação,
eles são rompidos seguindo uma
lógica e não mais voltam a
conduzir.
Conexões Programáveis
ESTRUTURA INTERNA DE UMA PLA NÃO PROGRAMADA
ESTRUTURA INTERNA DE UMA PLA APÓS PROGRAMAÇÃO
O X marca as conexões mantidas
no local após a programação.
PAL (LÓGICA DE ARRANJOS PROGRAMÁVEIS)
• A principal diferença quando comparada com a PLA é que este tipo de PLD
possui o “array” de OR fixo, ou seja, não programável.
• O fato de o plano OR ser fixo, faz com que as PAL sejam mais simples de
fabricar, mais baratas e com um melhor desempenho.
EXERCÍCIO
Programe a PLD-PAL a seguir
de modo que as saídas
correspondam respectivamente
a:
Q0 = I1’ I2 I5 + I1’ I2’ I3’ + I4
Q1 = I0 I2 I5 + I1 + I4
E A LÓGICA XOR?
GAL – LÓGICA DE ARRANJOS GENÉRICA 
• É um avanço das PAL.
• Enquanto as PAL utilizam os fusíveis para programação, as GAL utilizam uma
memória EEPROM, o que permite que elas sejam regravadas.
• Possuem uma macrocélula na saída dos arranjos OR, o que da mais
flexibilidade ao dispositivo, tornando possível a implementação de lógica
sequencial.
DIAGRAMA EM BLOCOS
DIAGRAMA EM BLOCOS
DATASHEET PLD-GAL16V8
• Uma PLD de alta performance do
tipo GAL, utilizando uma EEPROM
com tecnologia CMOS.
DATASHEET PLD-GAL16V8
• Pull-Ups ativos em todos os pinos, ou
seja, pinos não utilizados possuem
nível lógico alto.
• Tecnologia EEPROM, sendo possível
reconfigurar sua lógica, em outras
palavras, aceitam regravações.
• Todos os chips testados foram
aprovados.
• Pequeno tempo para limpeza da
memória(<100ms).
• 20 anos de duração da informação.
DATASHEET PLD-GAL16V8
• São garantidos pelo fabricante um total de 100 ciclos de escrita/limpeza da
memória.
• Os dados são mantidos intactos por mais de 20 anos.
ENCAPSULAMENTOS DISPONÍVEIS
• PLCC: Plastic-Leaded Chip Carrier
• DIP: Dual In Line Package
• SOIC: Small Outline Integrated
Circuit
PLCC – CHIP COM GUARDA E GUIA PLÁSTICA
DIP – ENCAPSULAMENTO COM LINHAS DUPLAS (PTH)
SOIC – PEQUENO CIRCUITO INTEGRADO (SMD)
OLMC – OUTPUT LOGIC MACROCELL
• A informações a seguir são relacionadas à configuração da macrocélula lógica de
saída. Deve ser notado que tais implementações são realizadas ao desenvolver o
software/hardware e são completamente transparentes para o usuário.
OLMC – OUTPUT LOGIC MACROCELL
Existem três modos de configuração das OLMC: SIMPLES, COMPLEXO e REGISTRADOR. Dois bits
globais, SYN e AC0, controlam o modo de configuração para todas as macrocélulas. O bit XOR
de cada macrocélula controla a polaridade da saída em qualquer que seja a configuração da
macrocélula. As informações dadas a seguir servem apenas para um melhor entendimento do
dispositivo. O compilador irá automaticamente configurar estes pinos, não cabendo ao
programador manipulá-los manualmente.
OLMC – MODO SIMPLES
• Os pinos 1 e 11 atuam como entradas
comuns e não como clock e output
enable, respectivamente.
• Dos pinos 12 a 19, com exceção dos
pinos 15 e 16, todos podem ser
configurados tanto como entrada ou
saída. Os pinos 15 e 16 são apenas
saídas.
OLMC – MODO SIMPLES
Sempre ativa (Saída)
Sempre desativada 
(Entrada)
BIT XOR
• XOR = 0 (Saídas ativas em nível lógico zero).
• XOR = 1 (Saídas ativas em nível lógico alto).
• Pinos 1 e 11 são permanentemente
configurados como “clock” e “output
enable”, respectivamente.
• Todas as OLMC compartilham o
mesmo “clock” (Síncrono).
• Todas as OLMC compartilham o
mesmo OE’.
OLMC – MODO REGISTRADOR
OLMC – MODO REGISTRADOR
PROGRAMAÇÃO DAS PLA, PAL E GAL
• São necessários um
computador, um software
de gravação, um cabo
de conexão e um módulo
adaptador para o chip
(Gravador).
PROGRAMAÇÃO DAS PLA, PAL E GAL
FIM
HORA DE PROGRAMAR...
REFERÊNCIAS
• PLD – DCC-IM/UFRJ (Prof, Gabriel P. Silva)
• Lattice Semiconductor Corporation (Datasheet GAL16V8)
• http://projetronica.blogspot.com.br