TABALHO DE AOC

Prévia do material em texto

ARQUITETURAS RISC E CISC 
 
ANA FLAVIA,DAVI DE JESUS CRUZ,MAIARA DOS SANTOS OLIVEIRA,RAMON 
HENRIQUE DE JESUS SANTOS 
Coordenadoria de Informática - COINF 
Instituto Federal de Sergipe - IFS 
Itabaiana, Sergipe, Brasil 
daviondejesus@gmail.com,Msantosolive22@gmail.com,ramon.santos084@academico.ifs.
edu.br 
 
1. INTRODUÇÃO 
Este trabalho tem como principal objetivo fazer uma relação de comparação entre as arquiteturas de processadores RISC 
e CISC, A arquitetura de processador descreve o processador que foi usado em um computador. Grande parte dos 
computadores vêm com identificação e literatura descrevendo o processador que contém dentro de si, arquitetura CISC e 
RISC. 
A CISC (em inglês: Complex Instruction Set Computing, Computador com um Conjunto Complexo de Instruções), usada 
em processadores Intel e AMD; suporta mais instruções no entanto, com isso, mais lenta fica a execução delas. 
A RISC (em inglês: Reduced Instruction Set Computing, Computador com um Conjunto Reduzido de Instruções) usada 
em processadores PowerPC (da Apple, Motorola e IBM) e SPARC (SUN); suporta menos instruções, e com isso executa 
com mais rapidez o conjunto de instruções que são combinadas. 
É indiscutível, porém, que em instruções complexas os processadores CISC saem-se melhor. Por isso, ao invés da vitória 
de uma das duas tecnologias, atualmente vemos processadores híbridos, que são essencialmente processadores CISC, 
mas incorporam muitos recursos encontrados nos processadores RISC (ou vice-versa). 
Para entender o contexto histórico e tecnológico de onde evoluíram as arquiteturas RISC e CISC é necessário, em 
primeiro lugar, entender o estado das coisas em relação a VLSI, memória/armazenamento e compiladores nos anos 70 e 
inicio dos anos 80. Estas três tecnologias definiram o ambiente tecnológico no qual os projetistas e investigadores 
trabalharam para construir as máquinas mais rápidas. 
VLSI 
Em termos de VLSI (Very Large Scale Integration) a tecnologia da altura apenas permitia densidades de transístores que 
seriam muito baixas quando comparadas com os standards de hoje. Era simplesmente impossível colocar muitas 
funcionalidades num único chip. No início dos anos 80, quando se começou a desenvolver a arquitetura RISC, um 
milhão de transístores num único chip era já bastante . Devido à falta de recursos (transístores) as máquinas CISC da 
altura tinham as suas unidades funcionais espalhadas por vários chips. Isto era um problema por causa do alto tempo de 
espera nas transferências de dados entre os mesmos, o que desde logo era um óbice ao desempenho. Uma implementação 
num único chip seria o ideal. 
Memória e armazenamento 
O grande custo da memória e a lentidão do armazenamento secundário “conspiraram” para fazer com que a escrita de 
código fosse um assunto muito sério. O bom código era o compacto já que era necessário colocá-lo todo num pequeno 
espaço de memória. Como a memória constituía uma parte significativa do preço total do sistema, uma redução no 
tamanho do código era traduzida diretamente numa redução do custo total do sistema. 
Compiladores 
O trabalho de um compilador era relativamente simples nesta altura: traduzir código escrito numa linguagem de alto 
nível, como C ou Pascal, em assembly. O assembly era depois convertido para código máquina por um assemblador. A 
compilação demorava bastante tempo e o resultado dificilmente se poderia dizer óptimo. O melhor que se poderia esperar 
era que a tradução da linguagem de alto nível para o assembly fosse correta. Se realmente se quisesse código compacto e 
optimizado, a única solução era programar em assembly. 
 
2. CISC 
No inicio dos anos 70, os compiladores eram muito pobres e pouco robustos, porque a memória era lenta e cara causando 
sérias limitações no tamanho do código, levou a uma certa corrente previsse uma crise no software. O hardware era cada 
vez mais barato e o software cada vez mais caro. Um grande número de investigadores e projetistas defendiam que a 
única maneira de contornar os grandes problemas que se aproximavam era mudar a complexidade do software e 
transportá-la para o hardware. Esta ideia de mover o fardo da complexidade do software para o hardware foi a ideia 
impulsionadora por trás da filosofia CISC, e quase tudo o que um verdadeiro CISC tem este objetivo. 
Examinando de um ponto de vista um pouco mais prático, a vantagem de uma arquitetura CISC é que já temos muitas 
das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores, que já dispõe de 
praticamente todas as instruções que serão usadas em seus programas. Os processadores CISC têm a vantagem de reduzir 
o tamanho do código executável por já possuirem muito do código comum em vários programas, em forma de uma única 
instrução. 
Porém, do ponto de vista da performance, os CISC’s têm algumas desvantagens em relação aos RISC’s, entre elas a 
impossibilidade de se alterar alguma nstrução composta para se melhorar a performance. O código equivalente às 
instruções compostas do CISC pode ser escrito nos ISC’s da forma desejada, usando um conjunto de instruções simples, 
da maneira que mais se adequar. Sendo assim, existe uma disputa entre tamanho do código X desempenho. 
 
3. RISC 
Muitas das implementações da arquitetura CISC eram tão complexas que eram distribuídas por vários chips. Esta 
situação não era, por razões óbvias, ideal. Era necessário uma solução num único chip, uma solução que fizesse melhor 
uso dos escassos recurso disponibilizados (transístores). No entanto, para que todo um processador coubesse num só 
chip, algumas das suas funcionalidades teriam que ser deixadas de fora. 
O que os investigadores concluíram dos estudos realizados foi que um pequeno conjunto de instruções estava a fazer a 
maioria do trabalho. Aquelas instruções que raramente eram usadas poderiam ser eliminadas sem que houvesse perda de 
qualquer funcionalidade. Esta ideia da redução do conjunto de instruções, deixando de for a todas as instruções que não 
fossem absolutamente necessárias, substituindo as instruções mais complexas por conjuntos de instruções mais simples, 
foi o que esteve na origem do termo Reduced Instruction Set Computer. Ao incluir apenas um pequeno e criteriosamente 
escolhido grupo de instruções numa máquina, poder-se-ia deixar de fora o suporte do micro-código e passar a usar a 
execução direta. 
 
Os processadores baseados na computação de conjunto de instruções reduzido não têm micro-programação, as instruções 
são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter microcódigo, tem o 
conjunto de instruções reduzido, bem como baixo nível de complexidade. 
A ideia foi inspirada pela descoberta de que muitas das características incluídas na arquitetura tradicional de 
processadores para ganho de desempenho foram ignoradas pelos programas que foram executados neles. Mas o 
desempenho do processador em relação à memória que ele acessava era crescente. Isto resultou num número de técnicas 
para otimização do processo dentro do processador, enquanto ao mesmo tempo tentando reduzir o número total de 
acessos à memória. 
RISC é também a arquitetura adotada para os processadores dos videogames modernos, que proporcionam um hardware 
extremamente dedicado somente à execução do jogo, tornando-o muito mais rápido em relação a micro computadores 
com mais recursos, embora com processador x86. 
Pode-se concluir que os projetistas de arquiteturas CISC consideram três aspectos básicos: – uso de microcódigo; – 
construção de conjuntos com instruções completas e eficientes (completeza no conjunto); – criação de instruções de 
máquina de “alto nível”, ou seja, com complexidade semelhante à dos comandos de alto nível. 
CaracteristicasMenor quantidade de instruções: talvez a característica mais marcante das arquiteturas RISC, seja a de possuir um 
conjunto de instruções menor(todas também com largura fixa), que as máquinas que possuíam a arquitetura CISC, porém 
com a mesma capacidade. 
Execução otimizada de chamadas de função: outra evolução da arquitetura RISC para a arquitetura CISC tem relação 
com a chamada de rotinas e passagem de parâmetros. As chamadas de função que na arquitetura CISC ocorriam com 
acessos a memória, mas na RISC isso era feito dentro do processador mesmo, utilizando os registradores que foram 
colocados a mais. 
Modo de execução com Pipelining: uma das características mais relevantes da arquitetura RISC é o uso de pipelining, 
mesmo sabendo que ela tem um funcionamento mais efetivo quando as instruções são todas bastante parecidas. 
4. CONCLUSÕES 
 
Desde a criação dos processadores sempre existiu polemicas referentes a essas arquiteturas. qual seria a melhor 
plataforma. A diferença entre processadores RISC e CISC já não reside mais no tamanho nem no tipo do conjunto de 
instruções, mas sim na arquitetura em si. As nomenclaturas RISC e CISC já não descrevem a realidade das arquiteturas 
atuais. O que conta atualmente é a velocidade com que o processador consegue executar as instruções que lhe são 
passadas e a confiabilidade com que consegue correr o software. Hoje em dia os fabricantes de processadores, sejam eles 
RISC ou CISC, estão a utilizar todos os truques de modo a melhorarem o desempenho e permitir algum avanço em 
relação aos seus concorrentes. Ambas as arquiteturas têm sobrevivido no mercado por razões diferentes, a arquitetura 
RISC pela sua performance e a arquitectura CISC pela compatibilidade de software. 
 
5. REFERÊNCIAS 
 
[1] John L. Hennessy, David A. Patterson, “Computer Architecture: A Quantitative Approach, Second Edition” Morgan Kaufmann 
Publishers, 1996. 
 
[2] David A. Patterson, Carlo H. Sequin, “RISC I: A Reduced Instruction Set VLSI Computer. 25 years of the international symposia 
on Computer architecture (selected papers)”, 1998. 
 
[3] David R. Ditzel, David A. Patterson, “Retrospective on HLLCA. 25 years of the international symposia on Computer architecture 
(selected papers)”, 1998. 
 
[4] David A. Patterson, “Reduced Instruction Set Computers”, Commun. ACM 28, Jan. 1985. 
 
[5] Jeff Duntemann, Ron Pronk, “Inside the PowerPC Revolution”, Coriolis Group, 1994. 
 
[6] https://www.diegomacedo.com.br/arquitetura-de-processadores-risc-e-cisc/ 
 
[7] http://www.inf.unioeste.br/~guilherme/oac/Risc-Cisc.pdf 
 
[8] http://pt.wikipedia.org/wiki/RISC 
 
[9] http://pt.wikipedia.org/wiki/CISC 
 
[10] http://0fx66.com/blog/hardware/cisc-risc/ 
 
[11] http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/ 
 
[12] http://www.hardware.com.br/artigos/risc-cisc/