249315187-Apostila-4a-Meca-ATUALIZADA

Prévia do material em texto

Cidade de Lorena - SP 
Colégio DELTA 
Curso de Mecatrônica 
TÉCNICAS DIGITAIS 
4° MÓDULO 
TURMA: _____ 
 
 
Aluno:___________________________________ N°: ____ 
 
Professor: Eduardo de Albuquerque Ligiéro 
E-MAIL: eduardo_ligiero@yahoo.com.br 
I N T R O D U Ç Ã O 
 
 
 
Não há como negar que com o decorrer dos anos a eletrônica digital vem automatizando e 
modernizando todos os ramos de trabalho, desde a indústria até à medicina, pesquisas científicas, transportes, 
educação, forças armadas e principalmente na informática. 
Incluindo as áreas industriais, os equipamentos digitais cada vez mais fazem parte da rotina da 
automação de linhas de produção, montagem, robótica, máquinas de grande porte, sistemas de expedição, 
controle de estoque, segurança, consultórios médicos, sistemas de comunicações, instituições de ensino, Etc. 
Para um bom técnico em mecatrônica, ter noções básicas de eletrônica digital é um requisito 
fundamental para a manutenção e operação de equipamentos dotados desta tecnologia. Proporciona, inclusive, 
a adoção de soluções rápidas, práticas e eficientes na forma de projetos de circuitos digitais, para a resolução 
de problemas dos mais variados em qualquer área de atuação. 
O material disponibilizado aqui em forma de apostila propõe a passagem destes conhecimentos 
básicos, previamente divididos em 2 módulos (semestres). No módulo anterior, iniciamos com conceitos de 
sistemas de numeração, passando por portas lógicas e álgebra booleana, e terminando com regras e princípios 
de projetos básicos. 
Neste módulo, veremos circuitos combinacionais básicos, passando por noções de circuitos 
seqüenciais, até sua conclusão com circuitos seqüenciais avançados, memórias eletrônicas e conversores de 
sinais. 
No mais, aproveite e utilize bem este material, se dedique com afinco às aulas e exercícios, estude 
bastante e conte comigo para dúvidas e problemas de qualquer natureza!! 
 
 
 
 
Prof. Eduardo de A. Ligiéro. 
E-MAIL: eduardo_ligiero@yahoo.com.br 
 
 
 
"Toda grande jornada começa sempre com os primeiros passos" 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 1 
 
ÍNDICE 
 
I N T R O D U Ç Ã O ........................................................................................................................................................................... 2 
I-CIRCUITOS DE COMUTAÇÃO (FAMÍLIAS LÓGICAS) ......................................................................................................... 3 
1- MARGEM DE RUÍDO ................................................................................................................................................................. 3 
2- LÓGICA POSITIVA E NEGATIVA ............................................................................................................................................ 3 
3- FAN-IN E FAN-OUT.................................................................................................................................................................... 4 
4- TEMPO DE ATRASO (DELAY) OU DE PROPAGAÇÃO ......................................................................................................... 4 
5- FAMÍLIA TTL .............................................................................................................................................................................. 4 
A - Porta NAND TTL: .................................................................................................................................................................. 4 
B - Porta NOR TTL: ..................................................................................................................................................................... 5 
C - OPEN-COLLECTOR: ............................................................................................................................................................ 6 
D - TRI-STATE: ............................................................................................................................................................................ 7 
E - SCHIMITT-TRIGGER: ........................................................................................................................................................... 7 
6- FAMÍLIA CMOS .......................................................................................................................................................................... 8 
A - Circuitos Digitais com MOSFETS: ........................................................................................................................................ 9 
B - Lógica MOS complementar: ................................................................................................................................................... 9 
C - Inversor CMOS: ..................................................................................................................................................................... 9 
D - Porta NAND CMOS: ............................................................................................................................................................ 10 
E - Porta NOR CMOS: ............................................................................................................................................................... 11 
F - Entradas desconectadas: ...................................................................................................................................................... 11 
7- ESCALAS DE INTEGRAÇÃO: .......................................................................................................................................................... 12 
II - CODIFICADORES E DECODIFICADORES ......................................................................................................................... 13 
1- CIRCUITO CODIFICADOR ...................................................................................................................................................... 14 
2- CIRCUITOS DECODIFICADORES .......................................................................................................................................... 14 
A - Display de tubo Nyxie:.......................................................................................................................................................... 15 
B - Display de LEDs:.................................................................................................................................................................. 16 
C - Display de 7 segmentos: ....................................................................................................................................................... 17 
3- DECODIFICADOR PARA 7 SEGMENTOS ............................................................................................................................. 20 
III - MULTIPLEX E DEMULTIPLEX ........................................................................................................................................... 22 
1- TERMINAL INIBIDOR .................................................................................................................................................................... 24 
2- CIRCUITOS MÚLTIPLOS ................................................................................................................................................................ 25 
3- ASSOCIAÇÕES DE VÁRIOS MUX E DEMUX ................................................................................................................................ 26 
4- MULTIPLEX COMO CIRCUITO COMBINACIONAL UNIVERSAL .................................................................................... 27 
IV-CIRCUITOS SEQÜENCIAIS .....................................................................................................................................................32 
1 - FLIP-FLOP RS ........................................................................................................................................................................... 36 
2 - FFRS COM PORTAS NAND .................................................................................................................................................... 36 
3 - FFRS GATILHADO .................................................................................................................................................................. 38 
4 - FFRS MASTER-SLAVE (FFRSMS) ......................................................................................................................................... 39 
5 - SIMBOLOGIA DE ENTRADA DE CIRCUITOS DIGITAIS ................................................................................................... 40 
6 - FLIP-FLOP TIPO D (FFD) ........................................................................................................................................................ 40 
7 - FF TIPO T (FFT) ........................................................................................................................................................................ 41 
8 - FLIP-FLOP JK (FFJK) ............................................................................................................................................................... 42 
9 - FFJK MASTER-SLAVE (FFJKMS) .......................................................................................................................................... 43 
10 - IMPLEMENTANDO FFRS, FFT E FFD UTILIZANDO O FFJKMS ..................................................................................... 43 
11 - TERMINAIS PRESET E CLEAR ............................................................................................................................................ 44 
V-CIRCUITOS SEQUENCIAIS BÁSICOS .................................................................................................................................... 45 
1 - CONTADORES E DECONTADORES ASSÍNCRONOS ......................................................................................................... 45 
A - CONTADOR CONTROLADO: ............................................................................................................................................. 47 
B - CONTADOR DE MÓDULO NÃO NATURAL: .................................................................................................................... 48 
2 - CONTADORES SÍNCRONOS .................................................................................................................................................. 50 
3 – DIVISOR DIGITAL DE FREQÜÊNCIA DE PULSOS ............................................................................................................ 53 
4 - REGISTRADORES ................................................................................................................................................................... 54 
A - REGISTRADOR PARALELO: .............................................................................................................................................. 54 
B - REGISTRADOR SÉRIE: ....................................................................................................................................................... 55 
C - REGISTRADOR EM ANEL: ................................................................................................................................................. 56 
D - CONVERSOR SÉRIE PARA PARALELO: ........................................................................................................................... 57 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 2 
 
E - CONVERSOR PARALELO PARA SÉRIE: ........................................................................................................................... 57 
VI-MEMÓRIAS ................................................................................................................................................................................. 59 
1 - CLASSIFICAÇÃO DE MEMÓRIAS ........................................................................................................................................ 59 
2 - MEMÓRIAS ROM COMERCIAIS ................................................................................................................................................ 61 
3 - MEMÓRIAS RAM COMERCIAIS ................................................................................................................................................ 62 
4 - TERMINAIS DE UM CHIP DE MEMÓRIA ............................................................................................................................. 62 
5 - FUNCIONAMENTO DE UM CHIP DE MEMÓRIA ................................................................................................................ 63 
6 - GRANDEZAS DE CAPACIDADE DE MEMÓRIA ................................................................................................................. 64 
CAPACIDADE DE UM CHIP DE MEMÓRIA .......................................................................................................................... 64 
7 - ASSOCIAÇÕES ENTRE MEMÓRIAS ..................................................................................................................................... 65 
A – Associação SÉRIE: .............................................................................................................................................................. 65 
B – Associação PARALELA: ...................................................................................................................................................... 65 
VII-CONVERSORES A/D E D/A .................................................................................................................................................... 67 
1 – TIPOS DE SINAL ..................................................................................................................................................................... 67 
2- CONVERSORES D/A ................................................................................................................................................................ 69 
Somador inversor ponderado: .................................................................................................................................................... 69 
3- CONVERSORES A/D ................................................................................................................................................................ 71 
A- Comparador quantizador: ..................................................................................................................................................... 71 
B- Gerador de rampa: ................................................................................................................................................................ 72 
BIBLIOGRAFIA: .............................................................................................................................................................................. 74 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 3 
 
I-CIRCUITOS DE COMUTAÇÃO (FAMÍLIAS LÓGICAS) 
 
Conforme mencionado no módulo anterior, portas lógicas são circuitos eletrônicos 
implementados em pastilhas de silício, portanto constituídos por resistores, transistores, diodos e, em alguns 
casos, capacitores, zeners e transistores MOS. 
Os componentes utilizados para implementar as portas lógicas caracterizam as chamadas famílias 
lógicas, que são diferentes tecnologias utilizadas para implementar um mesmo tipo de porta lógica. 
Para o entendimento do funcionamento dos circuitos de determinada família éimportante lembrar 
que tais circuitos são dispositivos lógicos booleanos, portanto possuem apenas dois estados. Assim sendo, se 
tais circuitos possuírem transistores, estes operarão em apenas dois estados: corte e saturação. 
As famílias mais utilizadas atualmente dentro da área de Eletrônica Digital são a TTL (Transistor 
– Transistor Logic) e a CMOS (Complementary Metal Oxide Semiconductor), porém derivam de uma série de 
famílias lógicas, hoje obsoletas. 
Dentre essas famílias podemos citar: 
 
RDL – Caracterizada por circuitos que utilizam apenas diodos e resistores (Resistor Diode Logic); 
DTL – Família que utiliza lógica de diodos e transistores (Diode Transistor Logic); 
HTL – Caracterizada por utilizar lógica de alto limiar de condução, a família High Threshold Logic possui, 
como característica principal, alta imunidade a ruídos; 
RTL – Família que utiliza lógica de resistores e transistores (Resistor Transistor Logic). 
 
Antes de começar o estudo das famílias, é importante iniciar com alguns conceitos que são 
importantes nesta área: 
 
 
1- MARGEM DE RUÍDO 
 
É a faixa de tensão dentro da qual o circuito não responde com a mudança de seu estado lógico; 
para que a mudança de estado ocorra é necessário que o nível lógico de entrada seja superior a esta faixa. 
Famílias que não se comprometem com rejeição de ruídos possuem esta faixa delimitada apenas 
pelas tensões mínimas de condução de seus componentes. 
Circuitos que trabalham em sistemas com alto índice de ruídos são projetados para terem sua 
margem de ruído aumentada com componentes de alta tensão de condução (EX.: diodo zener) ou dinamizada 
com circuitos complexos (EX.: amplificadores com histerese). 
 
 
2- LÓGICA POSITIVA E NEGATIVA 
 
Os circuitos de uma determinada família são caracterizados como de lógica positiva ou negativa 
de acordo com suas tensões de trabalho que são interpretadas como de nível alto (nível 1). 
Se um circuito lógico trabalha com tensões positivas em relação ao terra este é caracterizado por 
utilizar lógica positiva; se por outro lado este mesmo circuito trabalha com tensões negativas este será de 
lógica negativa: 
 
Lógica positiva 
0 = terra 
Lógica negativa 
0 = terra 
1 = +Vcc 1 = - Vcc 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 4 
 
 
3- FAN-IN E FAN-OUT 
 
São, respectivamente, os números máximo de entradas e máximo de saídas de um circuito lógico. 
São dados fornecidos pelo fabricante e representam as limitações que estes circuitos apresentam 
em possuir várias entradas ou vários circuitos acoplados em sua(s) saída(s). 
 
 
4- TEMPO DE ATRASO (DELAY) OU DE PROPAGAÇÃO 
 
O tempo de propagação (propagation delay time) é definido como o tempo que um bloco lógico 
leva para mudar de estado desde a aplicação de um nível lógico em sua entrada. Em outras palavras, é o 
tempo que um bloco leva para responder, ou seja, mudar de nível lógico (0 ou 1). Na prática, seu valor é da 
ordem de nanossegundos. 
Para ilustrar, a figura abaixo apresenta um inversor com exemplos de trechos de sinais aplicados à 
entrada e os respectivos resultados de saída. 
 
 
 
5- FAMÍLIA TTL 
 
A família da lógica de transistores com transistores (Transistor Transistor Logic) possui as 
seguintes características: 
 Implementada predominantemente com transistores; alguns com múltiplos emissores, componente que 
existe somente em circuitos integrados e é característica única desta família; 
 Possui alta velocidade de comutação; 
 Trabalha com tensões em torno de 5V para o nível alto; 
 Se seus terminais estiverem desconectados o circuito lógico “interpretará” a inserção do nível lógico 1 
nestes terminais. 
 
 
A - Porta NAND TTL: 
 
O circuito lógico básico TTL é a porta NAND, mostrado na figura abaixo. Ainda que a família 
TTL padrão esteja próxima da obsolescência, podemos aprender muito sobre os dispositivos atuais das outras 
famílias lógicas estudando o circuito original TTL na sua forma mais simples. As características de entrada da 
família TTL são provenientes do transistor Q1, que tem configurações de múltiplos emissores (junção de 
diodo). A polarização direta de qualquer (ou ambas) dessas junções de diodos fará Q1 conduzir. Apenas 
quando todas as junções estiverem polarizadas reversamente, o transistor estará em corte. Esse transistor de 
entrada com múltiplos emissores pode ter até oito emissores em uma porta NAND de oito entradas. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 5 
 
 
 
Observe também que na saída do circuito os transistores Q3 e Q4 estão em uma configuração 
denominada totem-pole. O estágio totem-pole é construído com dois transistores que operam como chaves, 
Q3 e Q4. A função de Q3 é conectar Vcc na saída, produzindo um nível lógico ALTO. A função de Q4 é 
conectar a saída na GND, produzindo um nível lógico BAIXO. Em uma operação normal, Q3 ou Q4 estarão 
conduzindo, dependendo do estado lógico da saída, mas nunca ao mesmo tempo. 
 
 
B - Porta NOR TTL: 
 
A figura abaixo mostra o circuito interno para uma porta NOR TTL. É importante observar que 
ele se compara com o circuito NAND mostrado inicialmente. Na entrada podemos ver que o circuito NOR 
não usa um transistor com múltiplos emissores, em vez disso, cada entrada é aplicada ao emissor de um 
transistor em separado. Na saída, o circuito NOR utiliza a mesma configuração totem-pole como o circuito 
NAND. 
 
 
 
Pudemos perceber nos exemplos acima que os circuitos TTL têm uma estrutura similar. As portas 
NAND e AND utilizam transistores de múltiplos emissores ou múltiplas junções de diodos nas entradas, as 
portas NOR e OR usam transistores de entrada separados. Em qualquer caso, a entrada será o catodo (região 
N) de uma junção P-N, de modo que uma tensão de entrada em nível ALTO manterá a junção reversamente 
polarizada e apenas uma pequena corrente de fuga fluirá. Por outro lado, uma tensão de entrada em nível 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 6 
 
BAIXO faz a junção conduzir e uma corrente relativamente grande fluirá de volta para a fonte do sinal. Uma 
pequena minoria dos circuitos TTL não possui algum tipo de configuração de saída totem-pole. 
 
 
C - OPEN-COLLECTOR: 
 
Existem CI’s TTL construídos na configuração OPEN-COLLECTOR (coletor aberto) para 
melhorar a integração de circuitos mais complexos. Esta configuração consiste apenas em integrar o circuito 
com o coletor do transistor de saída diretamente disponível num terminal do CI e sem o resistor de coletor 
ligado à fonte. Observe a figura a seguir: 
 
 
 
 
 
Um resistor comum deve ser ligado externamente ao CI para o correto funcionamento do circuito: 
 
 
 
Ainda na configuração open-collector (OC) ocorre uma nova função lógica conhecida por wired-
and. 
Esta função “automática” consiste no surgimento de uma porta AND no nó do circuito composto 
pelas saídas de portas OC; observe a figura seguinte: 
 
 
 
Temos um circuito composto por portas NAND em coletor aberto como exemplo. Da forma como 
estão conectadas as portas geram o fenômeno ilustrado a seguir: 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 7 
 
 
CDABY .  
 
A porta AND que “surgiu” no nó do circuito caracteriza a função wired-and. Tal ocorrência 
facilita o projeto de circuitos complexos que utilizam portas TTL em coletor aberto. 
 
 
D - TRI-STATE: 
 
Outro tipo de configuração muito comum na família TTL é a de portas TRI-STATE. Nesta 
configuração as portas lógicas podem assumir não apenas dois, mas três estados: nível 0, nível 1 e alta 
impedância (caracterizada por uma altíssima impedância na saída do CKT), equivalente a um rompimento no 
ramo do circuito em que esta porta está inserida. Estas portas possuem um terminal a mais (terminal de 
controle) que permite que a porta responda com um nível lógico em sua saída ou esta apresente alta 
impedância. As porta tri-state mais comuns são os buffers, porémexistem disponíveis as inversoras: 
 
 Buffers tri-state Inversores tri-state 
A 
 
B 
 
 
As portas A apresentam alta impedância quando o terminal de controle for igual a 0; as portas B, 
por outro lado, apresentam alta impedância com o controle igual a 1. Se as portas acima não estiverem no 
estado de alta impedância responderão normalmente com os respectivos níveis lógicos de acordo com suas 
entradas. 
Estas portas são bastante utilizadas, por exemplo, para a comutação direta de circuitos lógicos ou 
controle de barramentos utilizados por vários circuitos simultaneamente, principalmente bancos de memória e 
processadores. 
 
 
E - SCHIMITT-TRIGGER: 
 
São também encontrados disponíveis na família TTL, embora possam ser implementados em 
outras famílias. Este tipo de bloco possibilita tornar rápidas, as variações lentas dos níveis de tensão de 
determinados sinais aplicados à sua entrada, causando na saída o aparecimento de uma onda quadrada bem 
definida. Outra característica de seu tipo de operação é sua alta imunidade à ruídos. 
O bloco irá considerar iguais a 0, os valores de entrada abaixo do especificado por VT- (limiar 
negativo de tensão), e irá considerar iguais a 1, os valores acima de VT+ (limiar positivo de tensão). 
Para ilustrar, a figura abaixo apresenta um inversor TTL Schmitt-trigger e a ação sobre um sinal 
de variação lenta aplicado à sua entrada. 
 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 8 
 
O símbolo (histerese) presente no inversor é utilizado em manuais de fabricantes para identificar 
as portas Schmitt-trigger, sendo semelhante às característica de transferência do bloco. Para exemplificar esta 
curva e os valores práticos dos parâmetros VT- e VT+, a figura abaixo mostra a característica de transferência 
típica do circuito integrado TTL 7414 (6 inversores Schmitt-trigger). 
 
 
 
Pelo gráfico, notamos que para a saída assumir nível 0, é necessário que a variação de entrada 
atinja aproximadamente VT+ = 1,7V, e que para assumir nível 1, é necessário que a variação de entrada caia 
abaixo de VT- = 0,9V aproximadamente. 
 
 
6- FAMÍLIA CMOS 
 
A família mais utilizada em sistemas computacionais por possuir alto grau de miniaturização de 
seus circuitos na pastilha de silício e baixo consumo de energia, utiliza transistores MOSFET complementares 
(Complementary Metal Oxide Semiconductor). A tecnologia CMOS pode empregar tanto lógica positiva 
quanto negativa. 
Estes componentes integrados utilizam 5% do espaço ocupado por um transistor bipolar na sua 
integração, por este motivo o uso de resistores integrados é inviável; este problema é resolvido utilizando um 
MOSFET de resistência constante no lugar do resistor; para isto “curto-circuitamos” dreno e porta conforme a 
figura abaixo: 
 
 
Resistor MOS 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 9 
 
 
A - Circuitos Digitais com MOSFETS: 
 
Os circuitos digitais que empregam MOSFETs são classificados em três categorias: (1) P-MOS, 
que usa apenas MOSFETs canal-P tipo enriquecimento; (2) N-MOS, que usa apenas MOSFETs canal-N do 
tipo enriquecimento; e (3) CMOS (MOS complementar), que usa os dispositivos canal-N e canal-P. As 
vantagens de velocidade e potência que a tecnologia de fabricação CMOS atual oferece têm feito da família 
CMOS a líder ao longo de todos os níveis de integração. 
 
 
B - Lógica MOS complementar: 
 
A família lógica MOS complementar (CMOS) utiliza MOSFETs canal-P e canal-N para obter 
diversas vantagens sobre as famílias N-MOS e P-MOS. De um modo geral, CMOS é mais rápido e consome 
ainda menos do que as outras famílias MOS. Essas vantagens são contrabalançadas pelo aumento de 
complexidade para a fabricação do CI e pela menor densidade de integração. 
 
 
C - Inversor CMOS: 
 
O circuito básico de INVERSOR CMOS é mostrado na figura abaixo. Nesse diagrama e para 
outros que se seguirão, os símbolos padronizados para MOSFETs foram trocados por blocos com as 
denominações P e N para indicar um MOSFET-P e um MOSFET-N, respectivamente. Isso é feito por 
conveniência na analise dos circuitos. O INVERSOR CMOS tem dois MOSFETs em série, de modo que o 
dispositivo com canal P tem sua fonte conectada em +VDD (uma tensão positiva), e o dispositivo de canal N 
tem sua fonte conectada na GND. As portas dos dois dispositivos estão conectadas juntas em uma entrada 
comum. Os drenos dos dois dispositivos estão conectados juntos em uma saída comum. 
Para analisar esse circuito, é importante perceber que uma entrada em 0V (nível 0) liga seu 
MOSFET-P correspondente e desliga seu MOSFET-N correspondente. O oposto ocorre para uma entrada em 
+VDD (nível 1). 
 
 
VIN Q1 Q2 VOUT 
+VDD 
(1 lógico) 
OFF 
ROFF = 10
10
Ω 
ON 
RON = 1 kΩ 
= 0V 
0 V 
(0 lógico) 
ON 
RON = 1 kΩ 
OFF 
ROFF = 10
10
Ω 
= +VDD 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 10 
 
 
D - Porta NAND CMOS: 
 
Outras funções lógicas podem ser construídas modificando-se o INVERSOR básico. 
A figura abaixo mostra uma porta NAND formada pela adição de um MOSFET canal-P em 
paralelo e um MOSFET canal-N em serie ao INVERSOR básico. Para analisar esse circuito, é importante 
perceber que uma entrada em 0V liga seu MOSFET-P correspondente e desliga seu MOSFET-N 
correspondente. O oposto ocorre para uma entrada em +VDD. 
Assim, podemos observar que o único instante em que uma saída em nível BAIXO ocorrerá será 
quando as entradas A e B estiverem ambas em nível alto (+VDD) para ligar ambos os MOSFETS canal-N, 
fornecendo assim uma resistência baixa entre o terminal de saída e a GND. Para todas as outras condições de 
entrada, pelo menos um MOSFET-P estará ligado, enquanto pelo menos um MOSFET-N estará desligado. 
Isso produzirá uma saída em nível ALTO: 
 
 
 
A B X 
BAIXO BAIXO ALTO 
BAIXO ALTO ALTO 
ALTO BAIXO ALTO 
ALTO ALTO BAIXO 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 11 
 
 
E - Porta NOR CMOS: 
 
A porta NOR CMOS é formada adicionando um MOSFET-P em serie e um MOSFET-N em 
paralelo ao INVERSOR básico, como mostrado na figura abaixo. Mais uma vez, esse circuito pode ser 
analisado, observando que um nível baixo em qualquer uma das entradas liga seu MOSFET-P correspondente 
e desliga o seu MOSFET-N correspondente; o oposto ocorre para uma entrada em nível ALTO. Cabe a você 
observar que esse circuito opera como uma porta NOR. 
 
 
 
A B X 
BAIXO BAIXO ALTO 
BAIXO ALTO BAIXO 
ALTO BAIXO BAIXO 
ALTO ALTO BAIXO 
 
Portas AND e OR CMOS podem ser formadas por meio da combinação de portas NAND e NOR 
com INVERSORES. 
 
 
F - Entradas desconectadas: 
 
Entradas CMOS nunca devem ficar desconectadas. Todas as entradas CMOS devem ser 
conectadas em um nível de tensão fixo (0V ou VDD) ou a alguma outra entrada. 
Essa regra se aplica também às entradas de portas lógicas que não foram usadas em um chip. Uma 
entrada CMOS não conectada é suscetível a ruído e a eletricidade estática, que poderiam facilmente polarizar 
os MOSFETs canal-P e canal-N para um estado de condução, resultando no aumento da dissipação de 
potência e em possível superaquecimento. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 12 
 
 
7- ESCALAS DE INTEGRAÇÃO: 
 
As escalas de integração, ou seja, a faixa relativa ao número de componentes por chip são 
determinadas pela quantidade de portas ou dispositivos ativos dentro do circuito integrado. Estas escalas 
recebem uma denominação apropriada conforme o número destes elementos existentes internamente. 
A tabela abaixo apresenta as escalas de integração com as respectivas densidades expressas em 
portas por chip. 
 
Designação Significado Densidade (portas por chip) 
SSI Small Scale Integration < 12 
MSI Medium Scale Integration 13 a 99 
LSI Large Scale Integration 100 a 999 
VLSI Very Large Scale Integration 1000 a 99999 
ULSI Ultra Large Scale Integration >100000 
 
Os circuitos integrados pertencentes às famílias TTLe CMOS enquadram-se nos níveis de 
integração SSI e MSI; já os outros sistemas mais complexos, enquadram-se nos demais níveis. 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 13 
 
II - CODIFICADORES E DECODIFICADORES 
 
A interação direta do homem com máquinas avançadas é praticamente impossível, visto que 
ambos possuem linguagens diferentes. 
Para que estes entes possam interagir, de forma que o homem possa transmitir comandos e dados à 
máquina e esta possa responder com ações ou outros dados, é necessário o uso de “tradutores” entre o homem 
e a máquina e entre a máquina e o homem. Esses tradutores são, respectivamente, os codificadores e os 
decodificadores. 
Os codificadores traduzem a linguagem do homem (composta por caracteres hindu-arábicos ou 
comandos básicos) para a linguagem da máquina (composta por ações próprias ou palavras binárias). O 
decodificador executa a ação contrária (traduzir a linguagem da máquina em uma forma facilmente entendida 
pelo homem). 
Existem tais circuitos em formas muito avançadas, mas para o nosso estudo veremos apenas as 
formas mais básicas: codificadores que convertem algarismos decimais em números binários e 
decodificadores que mostram em um “display” o algarismo decimal correspondente ao número binário que for 
inserido em suas entradas. 
Observe os diagramas bloco que representam estes circuitos com suas entradas e saídas: 
 
 
 
 
 
Nota-se uma estreita relação entre o número de entradas e o de saídas nestes dois circuitos. Para o 
codificador temos: 
 
E2
S  
 
Sendo: S = número de saídas do circuito 
 E = número de entradas do circuito 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 14 
 
Já para o decodificador a fórmula é a seguinte: 
 
S2E  
 
 
1- CIRCUITO CODIFICADOR 
 
Aqui é apresentada a forma mais simples de implementação de um codificador decimal. O mesmo 
apresenta certas particularidades em seu funcionamento para que a sua operacionalidade seja possível. 
No exemplo abaixo, este simples circuito considera que suas 8 teclas (entradas) emitem nível 1 
quando não são pressionadas e qualquer uma das teclas emitirá nível 0 quando pressionada. Deste modo 
teremos apenas as portas NAND que forem necessárias para a formação do número binário emitindo nível 1, 
as demais permanecem emitindo nível 0. Conseqüentemente o número 0000 neste circuito é “default”, ou 
seja, é automaticamente gerado quando nenhuma das teclas é pressionada: 
 
 
 
Como exemplo, considere o uso da tecla 5. Um exame atento nas conexões mostra que esta tecla 
está ligada às portas B e D. Assim sendo, ao pressioná-la, será enviado nível 0 apenas para estas duas portas, 
fazendo com que as mesmas tenham nível 1 em suas saídas. Deste modo, teremos A=0, B=1, C=0 e D=1, 
gerando nas saídas a palavra 0101, que é o algarismo 5 em binário. 
Como sugestão, estude o comportamento deste circuito com o pressionamento de todas as outras 
teclas. 
 
 
2- CIRCUITOS DECODIFICADORES 
 
A seguir temos o projeto de um decodificador de 2 bits; fica claro que ele receberá um número de 
2 bits em suas entradas e ativará a saída decimal correspondente com nível 1: 
 
 
A B 0 1 2 3 
0 0 1 0 0 0 
0 1 0 1 0 0 
1 0 0 0 1 0 
1 1 0 0 0 1 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 15 
 
Analise agora a extração de cada uma das 4 funções na forma disjuntiva: 
 
B.A3
B.A2
B.A1
B.A0




 
 
Deste modo, implementamos o CKT correspondente: 
 
 
 
Evidentemente, decodificadores com um número maior de entradas podem ser projetados desta 
mesma forma. 
A amostragem do resultado da decodificação ao usuário pode ser conseguida por meio de vários 
tipos de display. Veremos adiante alguns exemplos: 
 
 
A - Display de tubo Nyxie: 
 
Em uma época não muito distante, era bastante comum o uso de displays de tubo Nyxie: 
 
 
 
Esse display é composto por dez filamentos com o formato de algarismos decimais. Desta forma, 
se o terminal comum (GND) for aterrado e o terminal 6, por exemplo, receber nível 1, ele irá mostrar o 
número 6 aceso. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 16 
 
 
 
B - Display de LEDs: 
 
Um tipo de display bastante utilizado é composto de vários LEDs, de forma que cada LED, ou o 
conjunto de alguns deles, indicará um resultado específico, um estado ou mesmo a execução de algum 
processamento do equipamento. 
Para o circuito decodificador de 2 bits projetado anteriormente, por exemplo, podemos inserir um 
LED em cada uma de suas saídas, com cada LED identificado por um algarismo decimal, de modo que, 
havendo um número binário na entrada do decodificador, o mesmo responderá com o acendimento do LED 
correspondente: 
 
 
 
Repare que o surgimento de nível 1 em uma destas saídas irá inserir um nível de tensão Vcc no 
anodo do LED correspondente. Como todos estão com seus catodos aterrados, a inserção de nível 1 em um 
deles fará com que este fique diretamente polarizado, gerando o acendimento do mesmo. 
Esses LEDs, na forma como foram implementados, estão na configuração catodo comum, por 
estarem todos conectados juntos através de seus catodos. Observe agora um decodificador de 2 bits com os 
LEDs em anodo comum: 
 
 
 
Repare que, para que esta configuração dos LEDs possa ser utilizada, é necessário o uso de 
portas NAND, pois a saída selecionada agora estará no nível 0. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 17 
 
Repare também que os LEDs podem estar todos ligados, ao mesmo tempo, em Vcc ou em GND, 
dependendo de sua configuração. 
 
 
C - Display de 7 segmentos: 
 
O display mais largamente empregado é conhecido como display de 7 segmentos. 
 
 
 
Esse display é composto por 7 LEDs, chamados de segmentos, identificados por letras minúsculas 
conforme sua posição: 
 
 
 
Assim sendo, todos os algarismos decimais ou hexadecimais podem ser representados da seguinte 
forma: 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 18 
 
 
Algarismo 0 1 2 
Display 
 
Segmentos 
utilizados 
a,b,c,d,e,f b,c a,b,d,e,g 
 
Algarismo 3 4 5 
Display 
 
Segmentos 
utilizados 
a,b,c,d,g b,c,f,g a,c,d,f,g 
 
Algarismo 6 7 8 
Display 
 
Segmentos 
utilizados 
a,c,d,e,f,g a,b,c a,b,c,d,e,f,g 
 
Algarismo 9 A B 
Display 
 
Segmentos 
utilizados 
a,b,c,d,f,g a,b,c,e,f,g c,d,e,f,g 
 
Algarismo C D E F 
Display 
 
Segmentos 
utilizados 
a,d,e,f b,c,d,e,g a,d,e,f,g a,e,f,g 
 
Existem dois tipos de construção para este display, quais sejam anodo comum e catodo comum: 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 19 
 
 
 
 
Anodo comum Catodo comum 
 
Em seus primórdios, o display de 7 segmentos era constituído por 7 LEDs comuns em forma de 
bastonetes, implementados em um invólucro do tipo DIL. Hoje em dia o mesmo foi substituído pelo seu 
similar construído com cristal líquido: Liquid Cristal Display (LCD). Os princípios de funcionamento e 
utilização continuam os mesmos, muito embora existam aperfeiçoamentos em relação à conexão no 
equipamento e em sua construção, onde podemos citar displays que possuem segmentos formados por letras, 
como também palavras ou frases inteiras. 
Este display necessita de um decodificador especial, o decodificador para 7 segmentos, visto que 
será necessária mais de uma saída em nível 1 para que o mesmo mostre o algarismo correspondente 
corretamente. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 20 
 
3- DECODIFICADOR PARA 7 SEGMENTOS 
 
Observe a tabela verdade para o projeto de um decodificador decimal: 
 
A B C D a b c d e f g 
0 0 0 0 1 1 1 1 1 1 0 
0 0 0 1 0 1 1 0 0 0 0 
0 0 1 0 1 1 0 1 1 0 1 
0 0 1 1 1 1 1 1 0 0 1 
0 1 0 0 0 1 1 0 0 1 1 
0 1 0 1 1 0 1 1 0 1 1 
0 1 1 0 1 0 1 1 1 1 1 
0 1 1 1 1 1 1 0 0 0 0 
1 0 0 0 1 1 1 1 1 1 1 
1 0 0 1 1 1 1 1 0 1 1 
1 0 1 0 X X X X X X X 
1 0 1 1 X X X X X X X 
1 1 0 0 X X X X X X X 
1 1 0 1 X X X X X X X 
1 1 1 0 X X X X XX X 
1 1 1 1 X X X X X X X 
 
Como de 10102 (dez) a 11112 (quinze) são utilizados caracteres hexadecimais, os mesmos serão 
considerados casos irrelevantes em cada uma das 7 saídas, visto que este projeto trabalhará somente com o 
sistema decimal. 
Obviamente tal decodificador terá seu funcionamento otimizado em sistemas que forneçam 
SOMENTE palavras binárias correspondentes aos algarismos decimais, por exemplo, em um sistema que 
trabalhe com o código BCD 8421. 
 
 
Acompanhe agora o projeto do circuito que controlará o segmento a: 
 
D.C.B.AD.C.B.AD.C.B.AD.C.B.AD.C.B.AD.C.B.AD.C.B.AD.C.B.Aa  
 
 A A 
C 
X X 1 0 B 
1 1 0 1 
B C 
X X 1 1 
X X 1 1 B 
 D D D 
 
Note que cada situação irrelevante (X) poderá ser utilizada conforme a conveniência do projetista, 
ou seja, cada X pode assumir o valor 0 ou 1, de forma que a simplificação seja a máxima possível. 
Assim sendo, após a simplificação, a função “a” será implementada do seguinte modo: 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 21 
 
DBCAa
D.BD.BCAa


 
 
 
 
Perceba que o decodificador para 7 segmentos decimal será, na verdade, formado pelo conjunto de 
7 circuitos combinacionais cada qual controlando um segmento específico do referido display. 
Se houver a necessidade de um decodificador para 7 segmentos que represente corretamente os 
caracteres hexadecimais, basta substituir as situações irrelevantes da tabela anterior pelos níveis lógicos 
correspondentes. 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 22 
 
III - MULTIPLEX E DEMULTIPLEX 
 
Os circuitos multiplex e demultiplex são largamente empregados em sistemas compostos por 
unidades de comutação, por exemplo, em transmissão de dados e redes de telefonia. 
Ambos costumam serem referenciados pelas siglas MUX e DEMUX (ou DMUX). 
Estes dois tipos de circuito têm seu funcionamento análogo a chaves seletoras, por este motivo 
estas são seus circuitos discretos: 
 
 
 
 
Multiplex (MUX) Demultiplex (DEMUX) 
 
Note que são exatamente iguais na estrutura, tendo como única diferença o número de entradas e 
de saídas; neste aspecto recebem, respectivamente, a classificação de “seletor de dados” e “distribuidor de 
dados”. 
Tais circuitos são classificados em função de seu número de entradas e saídas. Temos, por 
exemplo, que um multiplex de 4 entradas é chamado de MUX-4 e um demultiplex de 16 saídas é reconhecido 
por DEMUX-16. 
Logo abaixo temos os diagramas bloco de um MUX-2 e de um DEMUX-2: 
 
 
 
 
MUX-2 DEMUX-2 
 
Obviamente, por se tratarem de circuitos digitais, não é conveniente o uso de um knob mecânico; 
para substituí-lo, são utilizados terminais lógicos de controle chamados seletores (S). Desta forma temos a 
seleção das entradas ou das saídas através de níveis lógicos inseridos no(s) seletor (es): 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 23 
 
 
MUX-2 DEMUX-2 
S A B Y S A Y1 Y2 
0 0 0 0 
} S=0 
 0 0 0 0 
} S=0 0 0 1 0 0 1 1 0 
0 1 0 1 1 0 0 0 
} S=1 0 1 1 1 1 1 0 1 
1 0 0 0 
} S=1 
 
 
1 0 1 1 
1 1 0 0 
1 1 1 1 
 
Através destas tabelas verdade, projetamos os referidos circuitos: 
 
 
 
 
MUX-2 DEMUX-2 
 
Multiplexadores e demultiplexadores com números maiores de entradas e saídas podem ser 
projetados do mesmo modo acima ou utilizando associações que serão estudadas mais adiante. 
Monte a tabela de um MUX-4 e de um DEMUX-4 e verifique que a comutação de quatro variáveis 
necessita de 2 seletores. Do mesmo modo, a comutação de 8 entradas por parte do MUX-8 necessitará de 3 
seletores, por conseguinte a comutação das 16 saídas do DEMUX-16 somente será possível com 4 seletores. 
Assim sendo define-se a fórmula que relaciona o número de seletores com o número de entradas do 
MUX: 
 
E2
S  
 
Sendo: S= número de seletores; 
 E= número de entradas. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 24 
 
 
Por analogia define-se a mesma fórmula para o DEMUX: 
 
O2S  
 
Sendo: S= número de seletores; 
 O= número de saídas (“Output”). 
 
 
1- TERMINAL INIBIDOR 
 
Alguns MUX possuem um terminal extra destinado à inibição ou habilitação destes, conhecido por 
Enable, Disable, Gate, Strobe, Etc.; tais terminais fazem com que o MUX, quando inibido, tenha suas saídas 
permanentemente fixas em um determinado nível lógico de acordo com o fabricante ou família, ou, em alguns 
tipos diferentes de fabricação, as saídas assumem um estado semelhante a circuitos abertos (alta impedância), 
independentemente dos níveis presentes em seus seletores e entradas. Observe a tabela verdade de um MUX-2 
com terminal inibidor (E): 
 
 
 
E S A B Y 
0 0 0 0 0 
 
 
 
E=0 
0 0 0 1 0 
0 0 1 0 0 
0 0 1 1 0 
0 1 0 0 0 
0 1 0 1 0 
0 1 1 0 0 
0 1 1 1 0 
1 0 0 0 0 
E=1 
1 0 0 1 0 
1 0 1 0 1 
1 0 1 1 1 
1 1 0 0 0 
1 1 0 1 1 
1 1 1 0 0 
1 1 1 1 1 
 
Repare que, neste exemplo, com o terminal “E” em nível 0, a saída está permanentemente fixa em 
nível 0, independente dos níveis das entradas e do seletor. Já com o terminal “E” em 1, o MUX opera 
normalmente. 
Considerando este terminal extra de controle, o circuito pode ser implementado da forma 
seguinte: 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 25 
 
 
 
Monte a tabela verdade de um DEMUX com este terminal inibidor, e verifique que não existe 
diferença, a nível de função, entre as linhas em que o circuito está inibido e aquelas em que a entrada é igual a 
0. Por este motivo, a maioria dos fabricantes de CI’s não implementam demultiplexadores contendo enable e 
entrada ao mesmo tempo, eliminando uma das duas na construção para maior economia e simplificação. 
 
 
 
2- CIRCUITOS MÚLTIPLOS 
 
Outra flexibilidade fornecida pelos fabricantes são os circuitos duplos, triplos, quádruplos, etc. A 
utilidade de tais implementações é encontrada em circuitos que necessitam de um número maior de 
comutações para uma mesma seleção. 
Observe o circuito discreto de um MUX-4 DUPLO: 
 
 
 
Observe que os dois MUX-4 estão sincronizados num único dispositivo de seleção, de modo que, 
se for selecionada a entrada B do primeiro, por exemplo, também será selecionada a entrada B do segundo 
simultaneamente. 
Através deste raciocínio, pode-se implementar um MUX-2 DUPLO do seguinte modo: 
 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 26 
 
Existem, também, além dos MUX duplos, triplos quádruplos, etc., os DEMUX duplos, triplos, 
quádruplos, etc., todos com a mesma estrutura, ou seja, múltiplos multiplexadores ou demultiplexadores 
operando nos mesmos seletores. 
 
 
3- ASSOCIAÇÕES DE VÁRIOS MUX E DEMUX 
 
Um MUX de número de entradas maior que 2 e DEMUX com um número de saídas maior que 2 
podem ser implementados a partir de suas tabelas verdade, como visto anteriormente. Mas o modo mais 
simples de fazê-lo é através de outros circuitos de mesmo tipo associados. 
O princípio de implementação de MUX através desta técnica segue algumas regras bem simples: 
1°) Interconecte todos os seletores dos MUX das entradas (os “de cima”); 
2°) Conecte as suas saídas nas entradas do último MUX; 
3°) Os seletores deste último ficam sendo os mais significativos. 
 
Para a implementação de DEMUX, seguimos as mesmas regras, obviamente com pequenas 
variantes em relação às entradas e saídas. 
Analise agora a implementação de um MUX-4 através de três MUX-2: 
 
 
 
Analise agora um DEMUX-8 implementado com 2 DEMUX-4 e 1 DEMUX-2: 
 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 27 
 
4- MULTIPLEX COMO CIRCUITO COMBINACIONAL UNIVERSAL 
 
O MUX é também conhecido como circuito combinacional universal, pois o mesmo pode ser 
utilizado para implementar qualquer circuito combinacional. 
Observe a tabela de um circuito combinacional qualquer: 
 
A B C W 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 0 
 
Para implementá-loutilizando um MUX, algumas regras devem ser seguidas: 
 
1ª regra: A variável menos significativa deve ser destacada; 
2ª regra: As variáveis restantes serão os seletores do MUX; 
3ª regra: As linhas da tabela serão separadas duas a duas; 
4ª regra: Em cada grupo de duas linhas identificar a(s) função(es) de acordo com a 
variável destacada; 
5ª regra: Cada identificação da(s) função(es) constituirá uma entrada do MUX de acordo 
com os níveis dos seletores (variáveis restantes da tabela); 
 
Aplicação da primeira regra: 
 
A B C W 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 0 
 
Aplicação da segunda regra: 
 
A B C W 
 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 0 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 28 
 
Observação: Como se verifica, temos dois seletores (A e B), conclui-se então, pela fórmula de potência de 2 
vista anteriormente, que será utilizado um MUX-4. Repare também que a ordem de significância das variáveis 
é a mesma dos seletores do MUX. 
 
 
Aplicação da terceira regra: 
 
A B C W 
 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 0 
 
Aplicação da quarta regra: 
 
A B C W 
 
0 0 0 0 
W = GND 
0 0 1 0 
0 1 0 1 
W = Vcc 
0 1 1 1 
1 0 0 0 
W = C 
1 0 1 1 
1 1 0 1 
W = C 1 1 1 0 
 
Aplicação da quinta regra: 
 
A B C W 
 
0 0 0 0 
W = GND 
0 0 1 0 
0 1 0 1 
W = Vcc 
0 1 1 1 
1 0 0 0 
W = C 
1 0 1 1 
1 1 0 1 
W = C 
1 1 1 0 
 
Para finalizar, o combinacional referente à tabela poderá ser implementado desta forma: 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 29 
 
 
 
Outros exemplos: 
 
IMPLEMENTAR UMA FUNÇÃO XOR PARA TRÊS VARIÁVEIS UTILIZANDO MUX: 
 
Como visto no módulo anterior, a tabela de tal função somente se apresenta do modo seguinte: 
 
A B C Z 
0 0 0 1 
0 0 1 0 
0 1 0 0 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 1 
1 1 1 0 
 
A partir daí aplicamos as cinco regras: 
 
A B C Z 
0 0 0 1 
Z = C 0 0 1 0 
0 1 0 0 
Z = C 
0 1 1 1 
1 0 0 0 
Z = C 
1 0 1 1 
1 1 0 1 
Z = C 1 1 1 0 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 30 
 
 
 
 
PROJETAR UMA PORTA XNOR UTILIZANDO UM MUX: 
 
A B S 
0 0 1 
S = B 0 1 0 
1 0 0 
S = B 
1 1 1 
 
 
 
 
 
IMPLEMENTAR UM SOMADOR COMPLETO UTILIZANDO MUX: 
 
A B Te S Ts 
0 0 0 0 0 S = Te 
Ts = GND 0 0 1 1 0 
0 1 0 1 0 S = Te 
Ts = Te 0 1 1 0 1 
1 0 0 1 0 S = Te 
Ts = Te 1 0 1 0 1 
1 1 0 0 1 S = Te 
Ts = Vcc 1 1 1 1 1 
 
Neste exemplo temos 2 seletores, porém com 2 funções de saída. Obviamente necessitaremos de 
um MUX-4 DUPLO: 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 31 
 
 
 
 
PROJETAR UM MEIO SOMADOR/SUBTRATOR UTILIZANDO MUX: 
 
A B S Ts D E 
0 0 0 0 0 0 S/D = B 
Ts = GND 
E = B 
 0 1 1 0 1 1 
1 0 1 0 1 0 
S/D = B 
Ts = B 
E = GND 
 1 1 0 1 0 0 
 
Perceba que as funções S e D são equivalentes, portanto serão geradas apenas três funções: S/D, 
Ts e E. 
Desta vez necessitamos de um MUX-2 TRIPLO, pois temos 1 seletor para 3 funções de saída: 
 
 
 
Perceba que qualquer circuito combinacional pode ser implementado desta forma com um 
multiplex, por mais complexo que ele seja. 
Esta técnica, além da grande economia de espaço físico proporcionada pelo uso de um, dois ou no 
máximo três CI’s, é extremamente útil na implementação de circuitos combinacionais demasiadamente 
complexos e que não admitem simplificação, observando-se as vantagens em termos de custo-benefício, visto 
que os MUX e DEMUX são circuitos integrados bastante caros. 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 32 
 
IV-CIRCUITOS SEQÜENCIAIS 
 
Diferentemente dos circuitos combinacionais, as saídas dos circuitos seqüenciais não variam 
exclusivamente com a variação imediata de suas entradas, pois dependem também de seus estados 
anteriores. 
 
 
 
Na figura anterior, temos a composição básica de todos os circuitos seqüenciais que na verdade 
são constituídos por circuitos combinacionais devidamente realimentados. 
Esta realimentação é o que proporciona ao circuito a mudança de seu estado em função dos níveis 
de saída anteriores à inserção dos bits de entrada. 
Acompanhe esta proposição na porta OR abaixo, que, do modo como foi implementada, tornou-se 
um circuito sequencial básico: 
 
 
 
Analise o funcionamento deste pequeno circuito, passo-a-passo, orientado pela tabela a seguir: 
 
 ENTRADA SAÍDA 
1º PASSO “?” 0 
2º PASSO 0 0 
3º PASSO 1 1 
4º PASSO 0 1 
 
O que ocorre, a partir do “4º passo”, é o travamento do nível lógico 1 na saída, logo após o seu 
surgimento na entrada. Isto se deve à realimentação que aplica o nível 1 da saída para a outra entrada da porta 
OR. 
Este travamento constitui um sistema de MEMORIZAÇÃO, pois a existência do bit 1 na saída 
indica que sua presença ocorreu em algum momento na entrada do circuito e esta memória permanece intacta 
devido à realimentação, mesmo que a entrada “desça” para o nível 0 diversas vezes. 
Eis a dependência da situação anterior para definir o estado de um circuito seqüencial: veja, pela 
tabela acima, que não basta a entrada ser igual a 0, é necessário conhecer o valor assumido anteriormente 
pela saída para defini-la; compare o 2º e o 4º passos da tabela anterior. 
A partir de então, surge uma dúvida: como fazer para preparar o circuito para uma próxima 
memorização, ou seja, levar o nível de saída para 0? 
Uma solução imediata é mostrada a seguir: 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 33 
 
 
 
Com isto se consegue introduzir o bit 0 na saída logo após a “descida” da entrada. Sendo assim, 
uma solução prática seria o uso de uma chave seletora: 
 
 
 
Novamente “esbarramos” no inconveniente de utilizar chaves mecânicas em circuitos digitais; 
substitui-se, então, a chave seletora por uma “chave digital”: 
 
 
 
Deste modo houve um melhoramento, tendo não só um terminal com que se possa “Setar” (mudar 
a saída para 1 ou fazê-la subir) o circuito, mas também outro com que se possa “Resetar” (limpar a saída, 
fazê-la descer ou mudá-la para 0): 
 
R 
 
1 = realimentação fechada 
circuito pronto para a memorização 
0 = realimentação aberta 
circuito pronto para ser resetado 
 
 
 
OBS.: Convencionou-se identificar a saída deste tipo de circuito pela letra “Q”. 
 
Mais melhoras podem ser feitas neste circuito a fim de facilitar seu uso: temos este circuito 
setando com S=1 e resetando com R=0; seria muito cômodo se ambos os terminais operassem com o mesmo 
nível lógico. 
Poderíamos, por exemplo, prover uma adaptação para que o reset seja ativado com 1: 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 34 
 
 
 
 
Assim temos o circuito setado com S=1 e resetado com R=1. 
Ou seja, ativando (nível 1) um dos terminais, podemos setar ou resetar facilmente e sem 
equívocos. 
Outra conveniência que torna sua implementação mais barata e simplificada é utilizar um único 
tipo de porta. Observe o mesmo circuito, com a troca da porta AND por uma NOR: 
 
 
 
Simplificando pela propriedade da dupla negação, temos: 
 
 
 
Parece não haver coerência com o que foi proposto, pois continuam existindo 2 tipos diferentes de 
portas, mas acompanhe o deslocamento da inversora de entrada da 2ª porta: 
 
 
 
 
 
 
 
 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 35 
 
A simplificação parece satisfatória, mas ainda resta um último inconveniente: a saída do circuito 
está negada. Se bastante atenção for dispensada aos níveis lógicos, que ocorrem em cada ponto do circuito, 
surgirá uma constatação: 
 
 
 
Por último, colocaremos a saída do circuito em sua posição principal girando o desenho 180° 
verticalmente: 
 
 
 
Este pequeno dispositivo de memória é a célula fundamental de todo e qualquer circuito 
seqüencial complexo e forma um multivibrador biestável digital. Por esta razão, recebe o mesmo nome peloqual é conhecido seu equivalente analógico: flip-flop. 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 36 
 
1 - FLIP-FLOP RS 
 
Como visto anteriormente, o FLIP-FLOP RESET/SET (FFRS) possui a função de armazenar um 
bit, seja ele 0 (resetado) ou 1 (setado). 
Analise a tabela verdade de um FFRS, na qual cada linha segue uma ordem cronológica da 
primeira para a última linha: 
 
R S Q ESTADO 
0 0 ? (INDETERMINADO) 
0 1 1 (SET) 
0 0 1 (ANTERIOR) 
1 0 0 (RESET) 
0 0 0 (ANTERIOR) 
1 1 Q (PROIBIDO) 
0 0 ? (INDETERMINADO) 
 
O estado proibido existe porque acontece o que é algebricamente impossível: QQ  . Nesta linha 
da tabela, com as duas entradas em 1, parece que se deseja o inusitado: resetar e setar o FF no mesmo 
instante; o resultado é que o circuito responde com as duas saídas em nível 0. 
O estado indeterminado ocorre quando não se pode determinar que nível lógico haverá na 
saída; tal situação ocorre quando as entradas do FF são aterradas antes que o circuito que o contém seja 
alimentado (1ª linha da tabela); outra situação semelhante ocorre se as entradas receberem 0 simultaneamente 
após o estado proibido. No estado indeterminado, o FF pode resetar ou setar independente de qualquer 
controle. 
O estado anterior é a própria memorização do FF; nesta situação, o circuito mantém o nível 
lógico existente na saída anteriormente. 
 
2 - FFRS COM PORTAS NAND 
 
Uma alternativa barata e de simples integração é o uso de portas NAND para 
implementação de um FF. 
Analise o FFRS abaixo através de sua tabela verdade: 
 
 
 
R S Q ESTADO 
1 1 ? (INDETERMINADO) 
0 1 1 (SET) 
1 1 1 (ANTERIOR) 
1 0 0 (RESET) 
1 1 0 (ANTERIOR) 
0 0 Q (PROIBIDO) 
1 1 ? (INDETERMINADO) 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 37 
 
Repare que este circuito seta e reseta do mesmo modo que seu equivalente com portas NOR, 
sendo que a única diferença está nos estados indeterminados, anterior e proibido. 
As portas NAND são mais baratas, porém a tabela do FFRS com NOR é padrão por ser mais 
usual em termos de raciocínio disjuntivo. Para resolver este problema, basta implementar um FFRS com 
NAND que opere pela tabela de seu antecessor com portas NOR. 
Para conseguir tal proeza, observe a equivalência de um FFRS implementado com portas NOR: 
 
 
 
 
 
Agora acompanhe o raciocínio a seguir: 
 
 
 
 
 
 
 
 
 
 
Verifique o funcionamento deste último circuito através da tabela a seguir: 
 
R S Q ESTADO 
0 0 ? (INDETERMINADO) 
0 1 1 (SET) 
0 0 1 (ANTERIOR) 
1 0 0 (RESET) 
0 0 0 (ANTERIOR) 
1 1 Q (PROIBIDO) 
0 0 ? (INDETERMINADO) 
 
Como pode ser observado, a tabela deste circuito é a mesma do FFRS com NOR. A única 
diferença que não causa inconveniente algum reside no fato de que o estado proibido deste circuito, 
diferentemente do seu antecessor, faz com que as saídas sejam iguais a 1. 
 
Conclusão: para implementar um FFRS com portas NAND e fazê-lo operar com a tabela do FFRS com NOR, 
basta negar e trocar as entradas set e reset. 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 38 
 
Para explicitar a construção de seus FFs, os fabricantes geralmente utilizam a simbologia a 
seguir: 
 
 
 
 
FFRS NOR FFRS NAND 
 
 
3 - FFRS GATILHADO 
 
Existe no dia-a-dia a necessidade de determinar em que instante de tempo devem ocorrer as 
mudanças desejadas num circuito. Um bom exemplo é o cronômetro, onde o atleta ou o treinador faz todas as 
mudanças de minuto e segundo desejando que estas alterações tenham efeito somente após o “clic” no 
aparelho. 
Em eletrônica digital, este “clic” é chamado de pulso de disparo ou pulso de clock. 
Observe a implementação de um FFRS gatilhado acompanhado de sua tabela verdade: 
 
 
 
Clk R S Q 
0 X X Qn (ANTERIOR) 
X 0 0 Qn (ANTERIOR) 
1 0 1 1 (SET) 
1 1 0 0 (RESET) 
1 1 1 Q (PROIBIDO) 
 
As portas AND agirão como chaves eletrônicas, permitindo ou não a passagem dos níveis de R e 
S, de acordo com o nível de CLOCK. 
Para a análise da tabela-verdade, vários tipos de simbologia podem ser empregados para indicar o 
estado anterior, sendo que a mais usual em diversas publicações é o “Qn”. 
Verifique pela tabela que o FF terá seu estado alterado somente com o CLOCK em nível 1; com o 
mesmo em nível 0, o FF estará em memorização(Qn). 
Se em determinado projeto for necessário que o clock seja ativado com nível 0, basta negá-lo. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 39 
 
4 - FFRS MASTER-SLAVE (FFRSMS) 
 
Em situações onde houver a possibilidade das entradas R e S variarem com muita velocidade, o 
gatilhamento supracitado será ineficaz para um nível de clock muito extenso. 
Para resolver este problema, foi criada a configuração MASTER-SLAVE (mestre-escravo), que 
faz com que o clock seja gatilhado não com níveis, mas com a transição entre pulsos. 
 
 
NOTA: entende-se como pulso a variação completa da entrada de 1 para 0 
ou vice-versa: 
 
 
 
OU 
 
 
 
Pulso com descida ou 
transição negativa 
 
Pulso com subida ou 
transição positiva 
 
 
Isto é conseguido com o próximo circuito: 
 
 
 
A idéia é fazer com que o FF escravo somente mude de estado conforme os níveis de entrada 
determinados pelo FF mestre. Desta forma níveis lógicos fixos de clock apenas farão com que o circuito 
permaneça na memorização (Qn). 
Quando o clock do mestre for 0, o circuito estará em seu estado anterior; quando este subir para 1, 
o do escravo descerá para 0, devido à inversora, mantendo o escravo no estado anterior, e o mestre resetará ou 
setará conforme o conteúdo de suas entradas RS; quando o clock do mestre descer, o do escravo subirá com 
os níveis de saída do mestre em suas entradas, resetando ou setando conforme seu conteúdo. 
Como resultado final, este FF somente terá seu estado alterado com um pulso completo de 
clock. Acompanhe a tabela verdade: 
 
Clk R S Q 
0 X X Qn ANTERIOR 
1 X X Qn ANTERIOR 
X 0 0 Qn ANTERIOR 
 0 1 1 SET 
 1 0 0 RESET 
 1 1 ? INDETERMINADO 
 
Quando o clock de um FF opera com transição (pulsos completos), utiliza-se setas para 
indicar transição positiva ou subida () e para indicar transição negativa ou descida (). 
Observe na tabela verdade que, se houver uma descida de clock com os níveis de entrada 
iguais a 1, haverá o estado indeterminado, eliminando-se o estado proibido. Isto ocorre devido ao fato do 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 40 
 
FF “master” (mestre) entrar no estado proibido e, após o término do pulso de entrada, transmitir o seu estado 
indeterminado ao “slave” (escravo). 
Se for desejado que o FFRSMS mude de estado na subida do clock, basta utilizar dois 
FFRS cujos clocks sejam acionados com 0. 
 
 
5 - SIMBOLOGIA DE ENTRADA DE CIRCUITOS DIGITAIS 
 
Conforme visto anteriormente, dependendo da implementação do FF, o clock pode ser acionado 
com níveis lógicos ou pulsos (de subida ou de descida). 
Torna-se necessário para o fabricante explicitar de que forma os terminais de entrada de seus 
circuitos podem ser acionados. Uma das formas de fazê-lo é através de símbolos: 
 
Símbolo 
 
Acionamento 
Nível 1 Nível 0 
subida ou 
transição 
positiva 
descida ou 
transição negativa 
 
O bloco representa um circuito digital qualquer, e o terminal representa uma de suas entradas. 
A simbologia supracitada é utilizada na representação de qualquer circuito digital em blocos. 
EXEMPLOS: 
 
 
 
 
FFRS 
(clock ativado com 0) 
FFRSMS 
(clock ativado com subida) 
 
 
6 - FLIP-FLOP TIPO D (FFD) 
 
Este tipo de FF possui a finalidade de armazenar uma informação (Dado) de um bit utilizando-se 
apenas de uma única entrada. Logo abaixo temos um FFD implementado através de um FFRS gatilhado; 
verifique seu funcionamento através da tabela verdade: 
 
 
 
Clk D Q 
0 X Qn (ANTERIOR) 
1 0 0 (RESET) 
1 1 1 (SET) 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 41 
 
Perceba que o bit (sejaeste 0 ou 1) inserido na entrada D será armazenado no FF se o clock for 
igual a 1. Com o clock em 0, teremos a memorização do último bit inserido. 
Este tipo de FF é bastante utilizado em circuitos digitais que exigem memorização, principalmente 
registradores, conversores de dados, conversores A/D e memórias RAM. 
 
 
7 - FF TIPO T (FFT) 
 
A finalidade deste FF é inverter o bit armazenado apenas com um pulso na entrada: 
 
 
 
T Q 
0 Qn 
1 nQ 
 
Se o FF estiver setado, resetará com um pulso na entrada T. Se o mesmo já estiver resetado, setará 
com este mesmo pulso de entrada. Este estado é chamado de troca ou TOGGLE. 
Uma das formas de se implementar um FFT é mostrada a seguir: 
 
 
 
Trata-se tão somente de um FFRSMS com realimentação direta em suas entradas. 
Tais realimentações geram o efeito de troca de bits para cada pulso, pois ora irão setar, ora resetar 
o referido FF. 
Este circuito pode ainda ser representado de forma mais simplificada conforme a figura seguinte: 
 
 
 
Observe que o símbolo triangular na entrada de clock indica que este terminal comuta com um 
pulso de subida, identificando então o circuito como um FFRSMS. 
O FFT é utilizado principalmente em circuitos que exigem contagem ou divisão, como nos 
contadores síncronos e assíncronos, geradores de seqüência e nos divisores de freqüência de pulso digitais. 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 42 
 
8 - FLIP-FLOP JK (FFJK) 
 
O FFJK é um dos mais utilizados Flip-Flops. Observe a seguir como o mesmo é implementado: 
 
 
 
Clk J K Q 
0 X X Qn ANTERIOR 
X 0 0 Qn ANTERIOR 
1 0 1 0 RESET 
1 1 0 1 SET 
1 1 1 nQ OSCILAÇÃO LIVRE 
 
Observe que o FFJK, na verdade, é um FFRS gatilhado implementado com dupla realimentação. 
Os nomes das entradas (J e K) foram definidos por convenção. 
Observe que um dos efeitos da segunda realimentação é eliminar o estado proibido substituindo-o 
pelo estado de oscilação. Esta situação é semelhante ao comportamento do FFT visto anteriormente, porém 
oscilando inúmeras vezes para cada pulso de clock. 
Outra constatação que pode ser feita através da tabela verdade consiste no fato de que, quando as 
entradas J e K forem diferentes e o clock for ativado, a saída do FF sempre será igual à entrada J. 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 43 
 
9 - FFJK MASTER-SLAVE (FFJKMS) 
 
Devido à mesma necessidade que gerou a implementação do FFRSMS (comutar o clock através 
de pulsos), o FFJKMS será construído do modo abaixo: 
 
 
 
Clk J K Q 
0 X X Qn ANTERIOR 
1 X X Qn ANTERIOR 
X 0 0 Qn ANTERIOR 
 0 1 0 RESET 
 1 0 1 SET 
 1 1 nQ TOGGLE 
 
Observe que a implementação de um FFJKMS consiste em realimentar de forma distinta um 
FFRSMS. O efeito será, diferentemente do FFRSMS comum, a eliminação do estado indeterminado, 
substituindo-o pelo estado de troca (TOGGLE) no qual o estado anterior será invertido como num FFT. 
Lembre-se sempre que, quando as entradas J e K forem diferentes e o clock for ativado, a saída 
do FF sempre será igual à entrada J 
 
 
10 - IMPLEMENTANDO FFRS, FFT E FFD UTILIZANDO O FFJKMS 
 
Observando atentamente a tabela verdade do FFJKMS fica muito fácil implementar, através dele, 
os tipos básicos de FF: 
 
CIRCUITO: 
 
 
IMPLEMENTAÇÃO: FFRS gatilhado FFD FFT 
DICA: 
Relacionar SET (S) com a 
saída acompanhando J. 
Entradas diferentes, a saída acompanha J. Entradas iguais a 1: TOGGLE 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 44 
 
11 - TERMINAIS PRESET E CLEAR 
 
Muitos FFs, principalmente o JK, são disponibilizados pelos fabricantes com dois terminais extras 
de controle conhecidos por PRESET(P) e CLEAR(C): 
 
 
 
Como o próprio nome sugere (PRESET: do inglês PRE = "antes"  “setar antes” ), a entrada P 
inicializa o FF com o estado SET independentemente do conteúdo das outras entradas e do clock. 
De modo e condição semelhantes, a entrada C condiciona o FF ao estado inicial RESET (do inglês 
CLEAR = "limpar"). 
Assim sendo a tabela verdade do FFJKMS da figura acima, por exemplo, passa a ser descrita do 
seguinte modo: 
 
P C Clk J K Q 
1 0 X X X 1 
0 1 X X X 0 
0 0 0 X X Qn 
0 0 1 X X Qn 
0 0 X 0 0 Qn 
0 0  0 1 0 
0 0  1 0 1 
0 0 
 1 1 
nQ 
 
Se for desejado que estes terminais extras sejam acionados pelo nível 0, a simbologia passa a ser a 
seguinte: 
 
 
Como dito anteriormente, os FLIP-FLOPS analisados neste texto são elementos fundamentais 
para a implementação de qualquer circuito seqüencial básico, inclusive os que serão estudados logo adiante. 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 45 
 
V-CIRCUITOS SEQUENCIAIS BÁSICOS 
 
 
1 - CONTADORES E DECONTADORES ASSÍNCRONOS 
 
Observe os dois FFT ligados em cascata a seguir: 
 
 
 
Analise este circuito em cada pulso de clock considerando os FFs inicialmente resetados. 
Repare que o clock dos FFT são ativados por descida, ou seja, sempre que o clock descer, Qb 
mudará de estado, e sempre que Qb descer, Qa mudará de estado. Com estas considerações, analise 
atentamente a tabela a seguir: 
 
Pulsos de 
clock 
Qa Qb 
(início) 0 0 
1º 0 1 
2º 1 0 
3º 1 1 
4º 0 0 
 
Fica claro que este circuito simples realizou quatro contagens, pois suas saídas variaram de 00 
(zero) até 11 (três) para em seguida, após o 4º pulso de clock, reiniciar a contagem. 
Observe agora o circuito seguinte que é o mesmo anterior com o acréscimo de mais um FFT: 
 
 
 
Analisando o funcionamento deste circuito, desta vez utilizando o diagrama de tempo, fica claro 
que as mudanças de nível só ocorrem na descida do pulso que o antecede: 
 
Clock 0 1 
 
Qc 0 1 
 
Qb 0 1 
 
Qa 0 1 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 46 
 
O circuito acima, como esclarece o diagrama de tempo, realizou oito contagens – de OOO (zero) 
até 111 (sete). Outra característica notável nos dois circuitos está no fato do FF que recebe os pulsos de clock 
gerar o bit menos significativo da contagem, e o último FF concatenado gerar o bit mais significativo. 
Os circuitos anteriores são chamados de contadores assíncronos, pois seus FFs não estão 
sincronizados, ou seja, não recebem o mesmo pulso de clock em suas entradas ao mesmo tempo. 
Se mais um FF for acrescentado (4 FFs ao todo) perceberemos a implementação de um circuito 
que realiza 16 contagens (de 0000 até 1111). 
A quantidade de contagens de um contador caracteriza o seu MÓDULO, assim sendo um 
conjunto de FFT em cascata que executa 4 contagens, por exemplo, será um contador módulo 4 (MOD-4) 
Desta forma definimos intuitivamente a fórmula para o módulo de um contador assíncrono: 
 
MF 2 
 
Sendo: F = número de FLIP-FLOPS do contador assíncrono; 
M = módulo natural do contador assíncrono; 
 
Os módulos vistos anteriormente e definidos pela fórmula acima são ditos módulos naturais, pois 
são conseguidos simplesmente conectando vários FFT em cascata e sem a implementação de circuitos 
adicionais no contador. 
Agora analise atentamente o circuito a seguir. Repare que as entradas dos FF agora estão 
conectadas de forma diferente. Considere, ainda, que todos estão inicialmente setados (111): 
 
 
 
Clock 0 1 
 
Qc 1 0 
 
Qb 1 0 
 
Qa 1 0 
 
Perceba que, embora as saídas ainda estejam sendo retiradas de Q, as entradas estão sendo ativadas 
com a descida das saídas Q . Repare no diagrama de tempo que as mudanças em Qb e Qa ocorrem com a 
subida de seus anteriores, e não mais com a descida, isto porque uma subida nas saídas Q caracteriza 
naturalmente uma descida nas saídas Q . 
Fica evidente pelo diagrama de tempo acima, que o circuito apresentado continua executando 8 
contagens (MOD-8); a diferença esta na forma regressiva como essacontagem é feita: de 111 até 000. 
Concluindo, temos a implementação de um decontador (ou contador regressivo) MOD-8. 
Haverá igual constatação se as saídas(Qa, Qb, Qc,...) forem retiradas de Q e cada FF for alimentado 
por Q. 
Para essas mesmas saídas, se cada FF for alimentado por Q teremos um contador. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 47 
 
Pode-se resumir o que foi explanado aqui através da tabela abaixo: 
 
SAÍDAS 
ENTRADAS T 
DOS FF 
SITUAÇÃO 
Q Q Contador 
Q Q Decontador 
Q Q Contador 
Q Q Decontador 
 
 
A - CONTADOR CONTROLADO: 
 
Podemos implementar um circuito que possa contar ou decontar de acordo com o nível de um 
terminal de controle. 
Para isso, aplicaremos o que foi conceituado através da tabela anterior; consideraremos, como 
exemplo, um circuito MOD-8 cujas saídas sejam retiradas de todos os Q. Portanto temos o seguinte: 
 
SAÍDAS 
ENTRADAS T 
DOS FF 
SITUAÇÃO 
Q Q Contador 
Q Q Decontador 
 
Assim sendo, para a implementação de um contador controlado ("contador/decontador") MOD-
8, necessitaremos de um combinacional que execute o que é descrito abaixo: 
 
 
O CKT combinacional Y deverá permitir a passagem do nível de Q ou de Q para a entrada do 
próximo FFT, conforme o chaveamento dado pelo terminal CONTROLE, de forma que o circuito efetuará 
uma contagem ou uma decontagem, conforme o nível deste terminal. 
Se mais atenção for dada à tabela e à proposta anterior, nota-se que o combinacional desejado é 
um MUX-2, que pode ser implementado com portas lógicas: 
 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 48 
 
B - CONTADOR DE MÓDULO NÃO NATURAL: 
 
Existem inúmeras aplicações em que são necessários contadores cujos módulos não são naturais. 
Um exemplo típico é o relógio digital que utiliza contadores de horas (MOD-24 ou MOD-12), de 
minutos e de segundos (MOD-60). Note que tais módulos não são naturais. 
Um modo de se conseguir contadores desse tipo é através de contadores síncronos. Outro é através 
de contadores assíncronos "programados" por um combinacional. 
As técnicas de implementação com contadores síncronos serão detalhadas posteriormente; por 
enquanto veremos apenas a implementação através de contadores programados. 
 
EXEMPLO: Deseja-se um contador de década, ou seja, que conte de 0 a 9 (MOD-10). 
 
Obviamente precisaremos adaptar um contador que possua módulo natural imediatamente 
superior ao desejado, pois seria impossível, por exemplo, implementar um circuito que faça 10 contagens 
através de outro que faça apenas 8. 
O contador que possui módulo natural imediatamente superior a 10 é o MOD-16; observe sua 
tabela abaixo: 
 
Qa Qb Qc Qd 
0 0 0 0 
0 0 0 1 
0 0 1 0 
0 0 1 1 
0 1 0 0 
0 1 0 1 
0 1 1 0 
0 1 1 1 
1 0 0 0 
1 0 0 1 
1 0 1 0 
1 0 1 1 
1 1 0 0 
1 1 0 1 
1 1 1 0 
1 1 1 1 
 
Para que o contador MOD-16 execute 10 contagens, deveremos fazer com que retorne para 0000 
exatamente na linha em destaque. Deste modo o CKT irá contar de 0000 até 1001, totalizando 10 contagens. 
O modo mais simples de fazê-lo é "limpar" todos os FF no exato instante da linha em destaque (1010). Antes 
de analisar o circuito abaixo, perceba que nessa mesma linha apenas as saídas Qa e Qc são iguais a 1: 
 
 
 
Os terminais clear destes FFT são ativados com 0, daí o uso de uma porta NAND, pois ela 
limpará todos os FF dessa forma sempre que as suas entradas forem iguais a 1, o que ocorrerá quando a 
palavra 1010 surgir nas saídas. 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 49 
 
Obviamente uma porta AND deverá ser utilizada no lugar da NAND, caso os terminais clear 
sejam ativados com 1. 
Com o resetamento de todos os FF nesse instante, conseguimos executar uma contagem de 0000 
até 1001, totalizando 10 contagens. Na verdade o que ocorre é a presença da palavra 1010 por um período 
muito estreito de tempo, o que não afeta a funcionalidade do circuito nem se torna perceptível ao usuário por 
mais baixa que seja a freqüência dos pulsos de clock. 
Essa técnica de empregar uma porta NAND, com sua saída conectada aos terminais clear de 
todos os FF e suas entradas nas saídas do contador que forem iguais a 1 no instante desejado, constitui o 
método mais simples e barato de implementar um contador programado para qualquer módulo. 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 50 
 
2 - CONTADORES SÍNCRONOS 
 
Esse tipo de contador proporciona grande flexibilidade de projeto, pois além de fazer contagens e 
decontagens na base 2, faz contagens ou decontagens em qualquer código ou seqüência, além de ser utilizado 
como gerador de deslocamento à esquerda ou à direita de uma palavra binária qualquer. 
Os contadores síncronos, como o nome sugere, possuem todos os seus FF sincronizados, ou 
seja, todos recebem o mesmo pulso de clock em suas entradas T. Nesse caso, torna-se necessário o uso de 
FFJKMS com níveis controlados em suas entradas J e K, a fim de comutar corretamente os FF e gerar a 
seqüência desejada. 
Para isso, vamos analisar a tabela simplificada de um FFJKMS: 
 
Clk J K Q 
 0 0 Qn ANTERIOR 
 0 1 0 RESET 
 1 0 1 SET 
 1 1 Qn TOGGLE 
 
A partir dela monta-se a tabela a seguir: 
 
 
Clk J K Qn Q 
 0 X 0 0 
 1 X 0 1 
 X 1 1 0 
 X 0 1 1 
 
Sendo: Qn = Estado inicial da saída do FF (antes do pulso Clk) 
 Q = Estado desejado na saída do FF (após o pulso Clk) 
 
Com essa tabela, podemos concluir, por exemplo, que se determinado FF encontra-se resetado e 
desejamos que ele seja setado (2ª linha da tabela), basta apenas impor nível 1 à entrada J deste mesmo FF (a 
entrada K é irrelevante) antes do próximo pulso de clock. 
Como exemplo, analise a tabela a seguir referente ao projeto de um contador síncrono MOD-4: 
 
Clk Qa Qb Ja Ka Jb Kb 
 0 0 0 X 1 X 
1º 0 1 1 X X 1 
2º 1 0 X 0 1 X 
3º 1 1 X 1 X 1 
4º 0 0 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 51 
 
EXEMPLO (análise da 1ª linha): 
Para que as saídas Qa e Qb comutem de 00 (1ª linha) para 01 (2ª linha) no primeiro pulso de clock: 
Já = 0 e Ka é irrelevante (Qa = 00 ); 
Jb = 1 e Kb é irrelevante (Qb = 01). 
 
Outro ponto importante a ser considerado é que, após o 4º pulso de clock, a contagem deve voltar 
ao seu início (00). 
Após extrair e simplificar as expressões de cada saída J e K, montamos o circuito: 
 
VccKbJb
QbKaJa


 
 
 
 
Repare que outra vantagem desse tipo de contador está na ordem de significância das saídas não 
dependerem diretamente da posição ocupada pelo FF no circuito. 
Acompanhe agora o projeto de um contador do código 84-2-1: 
 
Qa Qb Qc Qd Ja Ka Jb Kb Jc Kc Jd Kd 
0 0 0 0 0 X 1 X 1 X 1 X 
0 1 1 1 0 X X 0 X 0 X 1 
0 1 1 0 0 X X 0 X 1 1 X 
0 1 0 1 0 X X 0 0 X X 1 
0 1 0 0 1 X X 1 1 X 1 X 
1 0 1 1 X 0 0 X X 0 X 1 
1 0 1 0 X 0 0 X X 1 1 X 
1 0 0 1 X 0 0 X 0 X X 1 
1 0 0 0 X 0 1 X 1 X 1 X 
1 1 1 1 X 1 X 1 X 1 X 1 
0 0 0 0 
 
VccKdJd
QaQbQdKcQdJc
QaQdQcKbQdQcJb
QbKaQdQcQbJa




..
..
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 52 
 
 
 
Analise também o projeto de um gerador de deslocamento de um bit 1: 
 
Qa Qb Qc Ja Ka Jb Kb Jc Kc 
0 0 0 0 X 0 X 1 X 
0 0 1 0 X 1 X X 1 
0 1 0 1 X X 1 0 X 
1 0 0 X 1 0 X 0 X 
0 0 0 
 
QbQaJc
QcJbQbJa
VccKcKbKa
.


 
 
 
 
 
Técnicas Digitais - 4ª Mecatrônica – Colégio Delta 53 
 
3 – DIVISOR DIGITAL DE FREQÜÊNCIA DE PULSOS 
 
Observando com mais atenção os diagramas de tempo dos contadores assíncronos, percebe-se que 
a freqüência dos pulsos das saídas Q decresce em relação às suas antecessoras e em relação ao clock; esse 
decréscimo corresponde à metade da freqüência da saída anterior e é diretamente proporcional à sua ordem de 
significância. 
Com essa característica, fica fácil implementar um divisor digital de freqüências de pulso 
utilizando um contador assíncrono: 
 
 
 
Com essa exposição podemos definir intuitivamente