Baixe o app para aproveitar ainda mais
Prévia do material em texto
2019.1 - TÓPICOS AVANÇADOS EM ARQUITETURA DE COMP UTADORS QUESTIONÁRIO 4 – Tópicos Avançados em Memórias – E ndereçamento de Memórias-Caches: Organização e Funcionamento. Métod o de Mapeamento Direto– vídeo s 12 -13 -14 NOME: Data: GRUPO: DATA: RESPONDA AS QUESTÕES A SEGUIR 1. Cite uma vantagem e uma desvantagem do método de mapeamento direto. 2. Considere um sistema de computação que possui um processador interligado a uma memória cache e à memória principal, sendo a referida memória principal endereçável fisicamente por byte, com uma capacidade máxima de 128MB e a memória cache, com 64KB, é organizada em L linhas de 32B cada. Calcule o valor, respectivamente, do tamanho do bloco, em bits, transferido da memória principal para a cache, sempre que ocorre uma falta (o dado não é encontrado na cache), bem como o valor de L. Resp: 3. Qual é o método de mapeamento de endereços da memória cache, no qual cada bloco da Memória Principal tem uma linha da cache previamente definida, estando previamente determinado quando a linha receberá o bloco? Resp: 4. Considere uma MP que possui 256K blocos de 64 células de 1 byte cada e a memória cache, que emprega mapeamento direto, possui 4K linhas. Qual deverá ser o formato do campo de endereçamento para acesso à MP e à memória cache? Qual é a capacidade, em Bytes, da memória cache? Resp: 5. Supondo um sistema de computação que possua memória principal e cache única e que, em dado momento o processador coloca o seguinte valor no barramento de endereços (BE): 100110011101100100010101 Suponha ainda que o sistema usa método de mapeamento direto, que a MP é vista pelo controle da cache como um conjunto de blocos de 64 Bytes e que são previstos sempre uma quantidade de 64 blocos em cada linha da cache. Pergunta-se: a) qual o formato de endereço para ser processado pelo controle da cache? b) qual é o valor binário do campo “Linha” do endereço? Resp: Associação Carioca de Ensino Superior Centro Universitário Carioca 6. Considere um sistema de computação que possui uma memória principal, organizada em células de 1 byte cada e apenas uma memória cache externa, organizada com mapeamento direto, sendo cada linha de 16 bytes. Em um dado instante, o processador inicia uma acesso colocando no BE comum o endereço hexadecimal: 6D7C9F2. Sabendo-se que, neste sistema cada linha da cache tem atribuido 512 blocos da MP, pergunta-se: a. qual deverá ser a largura do BE do sistema? b. Qual foi a linha acessada pelo processador? Resp: 7. Considere um sistema de computação que possua uma Memória Principal (MP) com 16MB de capacidade, usando o endereçamento por Byte e uma memória Cache única, que tem 256KB de capacidade e é organizada em linhas de 16Bytes. Calcule os seguintes elementos: a) a quantidade de blocos em que a MP é organizada para funcionamento com a Cache. b) a quantidade de linhas da Cache. c) supondo que se use o método de mapeamento de endereços MP/Cache do tipo Direto, quantos blocos são alocados para cada linha da cache? Resp: 8. Considere um sistema de memória constituído por uma cache de 64K palavras de 1 Byte e uma memória principal de 8M palavras de 1 Byte. Considere ainda que a cache tem blocos de 8 palavras e utiliza mapeamento direto. a) Indique, o número de bits que se utiliza para endereçar a cache e a memória principal (isto é, a largura do barramento de endereços de cada uma, supondo que a cache também possa endereçar por byte). b) calcule, a largura dos campos de índice-tag, linha e byte tal como interpretado por esta cache. Resp: 9. Os processadores baseados na arquitetura AMD64 possuem uma largura de caminho de dados, entre a memória cache L2 e o cache de dados L1, de 128 bits; e o caminho da cache L1 para os registradores é de 64 bits. Isso significa que, na fase de busca de dados (Fetch), o processador irá buscar dados em grupos de quantos Bytes? Resp: 10. O processador AMD Athlon 64 X2 3800+ com núcleo “Windsor” possui memória cache com capacidade de 64 KB, e tamanho de cada linha com 64 bytes. Se um determinado Sistema Computacional no qual esse processador está instalado possui uma Memória Principal com capacidade de 1 Giga endereços, e cada “linha” possui 8 Bytes, qual será a quantidade de blocos em que a MP deve ser organizada? Resp: 11. Sabe-se que há dois métodos para endereçamento de células em uma memória do tipo RAM: direto (linear) e por matriz de duas dimensões (linha e coluna), sendo que, neste último, podem ser empregadas as modalidades de matriz quadrada ou retangular. No método linear (direto), há uma quantidade fixa de fios condutores de entrada do endereço no decodificador, com largura igual a do BE (barramento de endereços) e na saída uma quantidade igual a 2BE fios; já no método de linhas/colunas, há uma quantidade de fios de entrada em um multiplexador (igual a largura do BE) e do multiplexador é que saem fios para decodificadores de endereços de linha e de coluna. Sobre o assunto, assinale a opção considerada válida. A) usando-se o método de matriz de linha/coluna verifica-se que a quantidade total de fios de saída dos decodificadores de linha/coluna (soma dos dois) é maior quando se usa matriz retangular do que usando-se matriz quadrada B) usando-se o método direto tem-se uma dupla desvantagem sobre o método de linha/coluna: a quantidade de fios de saída do decodificador no método linear é maior que no método L/C e o tempo de acesso também C) o total de fios de saída do multiplexador no método direto é igual a 2 * 2BE, enquanto que no método de L/C é de 2D-L + 2D-C D) o método linear só é usado em memórias com tecnologia DRAM, não sendo aplicável em memórias que usam tecnologia SRAM E) o tempo de acesso em memórias que empregam o método de endereçamento de matriz L/C é proporcional a quantidade de acessos realizados entre a memória principal e memória secundária, o que não acontece com o método linear 12. Um sistema de computação possui uma memória RAM com endereços de 28 bits. Compare os dois métodos de endereçamento possíveis nessa memória: linear/direto e por matriz quadrada de linha/coluna, concluindo qual deles economiza mais fios de conexão. Mostre o cálculo em cada caso. Qual dos métodos de endereçamento acima é mais rápido? Por que? Resp: 13. Considere um sistema de computação que possua uma memória principal (MP) com capacidade máxima de N endereços; endereçamento por byte e uma única memória cache com 128 KB de capacidade e possuindo linhas com 32B de largura. O processador tem uma pinagem de 360 pinos, dos quais 31 são para endereços. Calcule os seguintes elementos: a) Valor de N; b) Quantidade de blocos da MP e quantidade de linhas da memória cache. Resp: 14. Observe as afirmativas sobre memória cache e assinale as que são Falsas (F) e as que são Verdadeiras (V) I. O número de blocos da memória principal é igual ao número de linhas da memória cache. II. as memórias cache só funcionam como dispositivo de armazenamento se estiverem localizadas no interior do chip do processador III. o tempo de acesso das memórias cache é inferior ao dos registradores IV. Denomina-se hit quando um dado solicitado não está armazenado na memória cache e, neste caso, o bloco da memória principal que contém o byte desejado é transferido para a memória cache. V. A eficiência da memória cache de um sistema de computação em que ocorrem 94 hits a cada 100 acessos é de 6%. Resp: 15. Considere um sistema de computação que, além do processador e elementos de E/S, possua uma Memória Principal (MP) com capacidade máxima de 4 GB (seu endereçamento físico é por byte) e uma memória cache interna L1 com 256KB (linha de 16B) e uma cache L2 com 1MB (linha de 64B). A MP usa endereçamento por matriz de linha/coluna do tiporetangular, com 75% de linhas e as memórias cache usam endereçamento linear/direto. Qual é a quantidade de fios usados no endereçamento da memória principal e nas memórias cache? Resp: 16. O que significa os termos CAS e RAS em Sistemas de Computação? Como esses elementos são usados? Resp: 17. Um determinado sistema de computação suporta memória principal do tipo DRAM com palavras de 8 bits por célula e 4 “camadas” (também chamadas de pastilhas ou bancos), sendo que, cada camada armazena um dos 8 bits da célula. Para cada “camada”, saem 32 fios, através do barramento de endereços até o registrador de endereços, e dele saem fios para o MPX de Endereços de linha, e fios para o Decodificador de coluna. O sistema usa método de matriz quadrada de linha/coluna Qual é a capacidade total da memória em bits?
Compartilhar