ARQUITETURA E ORGANIZAÇÃO ATIVIDADE 4

Prévia do material em texto

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
ATIVIDADE 4 – QUESTIONÁRIO
Pergunta 1 
1. Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a nível de threads e de núcleos, avalie as afirmações a seguir. 
  
I.         com o nível de threads, o processador tem condições de escalonar threads na ocorrência de conflitos no pipeline. 
II.        um escalonamento em nível de hardware, torna-se muito menos eficiente, se compararmos com o escalonamento realizado pelo sistema operacional. 
III.      o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores, sendo cada núcleo independente. 
IV.      o uso de processadores vetoriais consiste em um modelo com execução em série, dotado de pipeline, do tipo SIMD. 
V.        quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de aplicações, por exemplo, o paralelismo em nível de dados. 
  
Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo. 
	
	
	I, II e III. 
	
	
	II, IV e V. 
	
	
	I, III e V. 
	
	
	I, II, IV e V. 
	
	
	I, III e IV. 
1 pontos   
Pergunta 2 
1. Na arquitetura de computadores, quando foi pensado o uso das memórias do tipo RAM, algumas características foram aplicadas para que pudessem ser diferenciadas. Neste sentido podem ser citados itens em relação à tecnologia de fabricação e suas utilidades principais, como no caso do uso de memórias denominadas como do tipo dinâmica (DRAM) e as memórias denominadas como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Qual assertiva a seguir é correta para a característica da memória do tipo SRAM. 
	
	
	um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação de forma permanente. 
	
	
	um dos seus componentes eletrônicos, o capacitor, ajuda a manter a informação de forma temporária. 
	
	
	um dos seus componentes eletrônicos, o capacitor, ajuda a manter a informação de forma permanente. 
	
	
	um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação de forma temporária. 
	
	
	um dos seus componentes eletrônicos, o led, ajuda a manter a informação de forma permanente.
 
 
1 pontos   
Pergunta 3 
1. A motivação principal para o desenvolvimento de arquiteturas super-escalares consiste na possibilidade de se executar instruções de forma paralela, o que fornece mais agilidade, otimização e mais velocidade em atender as demandas ofertadas em nível de instrução de máquina (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve sobre a solução adotada pelo mecanismo renomeamento de registradores no caso de conflitos em relação à geração de valores para o código a seguir: 
  
(i)   a = b / c; 
(ii)  d = a – f; 
(iii) a = g + h; 
(iv)  i = a + e; 
	
	
	(i)        a = b / c;
(ii)       d = a – f;
(iii)      aa = g + h;
(iv)      i = aa + e;. 
	
	
	(i)        a = b / c;
(ii)       d = aa – f;
(iii)      a = g + h;
(iv)      i = aa + e;. 
	
	
	(i)        aa = b / c;
(ii)       d = a – f;
(iii)      aa = g + h;
(iv)      i = a + e;. 
	
	
	(i)        a = b / c;
(ii)       d = aa – f;
(iii)      aa = g + h;
(iv)      i = a + e;. 
	
	
	(i)        aa = b / c;
(ii)       d = aa – f;
(iii)      a = g + h;
(iv)      i = a + e;.
1 pontos   
Pergunta 4 
1. Um módulo de E/S, dentro da arquitetura de computadores, deve ter como características de implementação, algumas formas de exportar suas funcionalidades para realizar um interfaceamento entre o elemento Barramento e os próprios dispositivos de E/S, que estão sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando as funcionalidades de um módulo hipotético de E/S, avalie as afirmações a seguir. 
  
I.         controle e temporização: fundamentais para permitir a sincronização de acesso e uso dos dispositivos sob a coordenação do módulo de E/S. 
II.        interação com o processador e dispositivos de E/S: tem o recebimento das demandas e o envio ou o recebimento das informações a serem manipuladas. 
III.      detecção de erros: como envolvem armazenamento e transmissão é necessário um mecanismo para detecção de erros. 
IV.      bufferização das informações sob manipulação: compatibilizar as taxas de transferência entre os dispositivos e os barramentos envolvidos. 
V.        clock: pulso para a sincronização das ações realizadas pela memória para proceder a ação de leitura ou gravação das informações. 
  
Agora, assinale a alternativa que apresenta informações corretas sobre as funcionalidades do módulo de E/S. 
	
	
	I, II, III e IV. 
	
	
	II, IV e V. 
	
	
	III, IV e V. 
	
	
	II, III, IV e V. 
	
	
	I, II, IV e V.
1 pontos   
Pergunta 5 
1. Um módulo de E/S dentro da arquitetura de computadores teve sua implementação adotada para garantir a forma de exportar funcionalidades que permitam executar o interfaceamento entre a parte externa do sistema de hardware, que é o barramento e a parte externa que são os próprios dispositivos de E/S, conectados e sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a forma de manipular os módulos de E/S do tipo DMA. 
	
	
	o elemento denominado linhas de dados são utilizadas apenas no momento de configuração do DMA. 
	
	
	o elemento denominado linhas de dados são utilizadas apenas no momento de transferência efetiva das informações. 
	
	
	a linha de endereço tem uso na transferência, para que o sistema de memória saiba a localização de escrita dos dados transferidos. 
	
	
	sinais de controle, destacam-se aqueles relacionados ao momento de ligar ou desligar o dispositivo que tem ligação com o equipamento. 
	
	
	A linha de buffer é aplicada para direcionar dados, endereços e pedidos de interrupção quando as demais estão ocupadas.
1 pontos   
Pergunta 6 
1. Dentro do sistema de arquitetura de computadores, para a parte que executa o armazenamento de informações e transmissão de dados, existe uma preocupação em detectar um erro da informação a ser armazenada ou, até mesmo, corrigir os dados em caso de erros que são detectados. Uma das formas de executar esta é ação é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de paridade par, para a palavra 01111101. 
	
	
	001111101. 
	
	
	101111101. 
	
	
	011111011. 
	
	
	011111010. 
	
	
	01111101.
1 pontos   
Pergunta 7 
1. Na arquitetura de computadores, o uso de um módulo de E/S foi idealizado para implementar a forma como ocorre a exportação da funcionalidade de interfaceamento entre elementos, denominados como barramento (parte interna) e os próprios dispositivos de E/S (parte externa), sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre as formas de manipular os módulos de E/S. 
	
	
	E/S programada: o usuário intermedeia a transferência de informações entre o módulo de E/S e o processador. 
	
	
	E/S controlada por interrupções: o usuário intermedeia a transferência de informações entre o módulo de E/S e a memória. 
	
	
	DMA (Acesso Direto à Memória):a transferência para a memória é realizada diretamente pelo módulo de E/S. 
	
	
	DMA programada: o usuário intermedeia a transferência de informações entre o módulo de E/S e o processador. 
	
	
	DMA por interrupção o usuário intermedeia a transferência de informações entre o módulo de E/S e a memória.
1 pontos   
Pergunta 8 
1. RISC é um tipo de máquina que tem como principal característica em sua implementação o fato de possuírem instruções reduzidas, que tem como significado a instrução ser simples, estar otimizada. Esta característica permite menor complexidade em sua implementação do que as máquinas CISC (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010 ). 
Considerando as características básicas de uma instrução reduzida, avalie as afirmações a seguir. 
  
I.         o tempo de execução de uma instrução corresponde a um ciclo de máquina (tempo do acesso e coleta de informações nos registradores, executar uma operação e escrever o resultado no banco de registradores. 
II.        as operações ocorrem na forma de registrador-registrador, ou seja, elas ocorrem de tal maneira que não existem instruções que misturem registrador-memória, exceto aquelas de carga e escritas na memória. 
III.      os modos de endereçamento utilizados no processo são considerados de execução simples, e não tem a possibilidade de possuir, por exemplo, a forma de aplicação denominada de endereçamento indireto. 
IV.      utilização de formatos simples de instruções é essencial para se ter unidades de controle mais simples, com os processos de decodificação e busca dos operandos, mais ágil, devido a menor complexidade do hardware. 
V.        os modos de dados utilizados no processo são considerados de execução complexo, os únicos no sistema, pois a forma de aplicação utilizada é denominada de dados de acesso direto. 
  
Agora, assinale a alternativa que apresenta informações corretas quanto as características básicas de uma instrução reduzida da arquitetura RISC. 
	
	
	II, III, IV e V. 
	
	
	I, III, IV e V. 
	
	
	I, II, IV e V. 
	
	
	III, IV e V. 
	
	
	I, II, III e IV.
 
 
1 pontos   
Pergunta 9 
1. As memórias do tipo ROM possuem a característica de ser não volátil, é utilizada em ocasiões nas quais requer apenas operações de leitura, como por exemplo: bibliotecas de funções, para que sejam usadas frequentemente (tal como BIOS – Basic Input/Output System), tabelas de funções ou informações fixas a serem demandadas pelo sistema computacional. (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Assim, qual assertiva a seguir é correta para expressar a classificação da memória ROM quanto a fase de gravação de sua informação. 
	
	
	ROM – no tipo memória em que as instruções eram gravadas no chip no momento de instalação do sistema operacional. 
	
	
	PROM (ROM programável – Programmable ROM) – a escrita, neste caso, é realizada através de um software especial, dentro do sistema operacional. 
	
	
	EPROM (PROM apagável – Erasable PROM) – a escrita era realizada através de um software especial do sistema operacional. 
	
	
	EEPROM (PROM apagável eletricamente – Electrically Erasable PROM) – permite o apagamento das informações para que seja feita uma nova gravação. 
	
	
	MEPROM (PROM apagável magneticamente – Magnetic Erasable PROM) – permite o apagamento das informações para que seja feita uma nova gravação.
 
 
 
1 pontos   
Pergunta 10 
1. No modelo RISC tem um conjunto de instruções mais simples. Para que a fabricação deste tipo de processador fosse idealizada, alguns levantamentos e consultas foram feitos para que este conjunto de instruções denominado ISA ( Instruction Set Architecture , - Arquitetura de Conjunto de Instruções) fosse projetada” (TANENBAUM, A. S. Organização Estruturada de Computadores . 6. ed. São Paulo: Pearson Prentice Hall, 2013). Das alternativas abaixo, assinale a que descreve corretamente os levantamentos realizados. 
	
	
	frequência de uso das operações: neste tipo é permitido que o sistema de memória tenha um tamanho mecanismos associados ao banco de registradores e memória cache. 
	
	
	frequência de uso dos operandos: o índice permitiu consolidar quais operações necessitariam mais otimizações e como ficaria o relacionamento do processador com o sistema de memória. 
	
	
	sequência de execução das instruções: neste tipo de métrica que foi levada em consideração a análise da sequência permitiu um estudo mais aprofundado da estrutura do pipeline. 
	
	
	frequência de uso do processador: essa métrica permitiu que o sistema de processador fosse projetado, incluindo a estimativa de velocidade e os mecanismos associados ao banco de registradores. 
	
	
	frequência de uso das memórias: essa métrica permitiu que o sistema de memória fosse projetado, incluindo a estimativa de tamanho e os mecanismos associados ao número de módulos. 
1 pontos   
Clique em Enviar para enviar. Clique em Salvar todas as respostas para salvar todas as respostas.