Prova I - Respostas

Prévia do material em texto

Prova I 
 
Nome: ___________________________________________________ Data: __/__/____ 
Obs: É obrigatório colocar o desenvolvimento de cada questão 
1. (1.0) A figura à direita apresenta um circuito básico para construção de máquinas sequenciais. 
Com relação a este circuito, tem-se que: 
a) Se S = 1, então Q = 1 
b) Se R = 1 e S = 1, então Q é indeterminado 
c) Na transição de SR = 11 para SR = 10, Q é 
indeterminado 
d) Na transição de SR = 11 para SR = 00, Q é 
indeterminado 
e) Na transição de SR = 00 para SR = 11, Q é 
indeterminado 
 
 
Letra d: Para um flip flop SR com portas NAND, o nível baixo ativa as entradas. Dessa forma, 
conforme visto em aula, a entrada ativa para set e reset é inválida. 
2. (1.0) Desenhe o diagrama lógico representativo da expressão booleana 
((𝐴 + 𝐵 + 𝐶 + 𝐷) (�̅� + 𝐷)(�̅� + �̅� + 𝐶̅)).̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ Obs: O diagrama deve conter pelo menos uma porta 
NAND. 
 
3. (1.0) Explique do que se trata o bit de paridade e, considerando a sequência de dados 
10001010, informe qual seria o bit de paridade desta sequência, e por quê? 
Consiste de um bit adicional adicionado à mensagem, de forma a verificar se a mesma fora 
transmitida corretamente ou não. Existem dois tipos de paridade: paridade par e ímpar. Caso 
a paridade seja par, o bit adicional deve garantir que a quantidade de bits 1 seja par. Da 
mesma forma, se a paridade for ímpar, o bit de paridade deve garantir que o número de bits 
1 seja ímpar. Isso serve para validarmos se a mensagem foi transmitida de forma correta. 
Entretanto, caso haja falha em um número par de bits, não seremos capazes de detectar o 
erro. 
10001010 – O primeiro 1 consiste do bit de paridade, pois garante que a paridade da 
mensagem seja ímpar (da mesma forma, o último 0 poderia ser considerado bit de paridade) 
4. (1.0) Este circuito é a forma mais simples e básica existente de implementar um circuito básico 
de memória. Ele é formado em sua arquitetura de duas portas lógicas inversoras e têm duas 
saídas: uma variável lógica e seu complemento lógico. Qual o circuito básico sequencial a que 
a afirmação acima se refere? 
a) Porta NOR 
b) Porta NAND 
c) Flip Flop D 
d) Flip Flop JK 
e) Latch 
Letra e) Latch 
 
 
 
 
Ciência da Computação 
30774 – Sistemas Digitais 
Prof. Gerson Groth 
5. (1.0) Usando mapas de Karnaugh, simplifique as seguintes expressões 
a) �̅� . 𝐵 ̅. 𝐶 + �̅� . 𝐵. 𝐶 + 𝐴 . 𝐵 ̅. 𝐶̅ + 𝐴 . 𝐵 ̅. 𝐶 
𝑨 . 𝑩 ̅ + �̅� . 𝑪 
b) �̅� . 𝐵 ̅. 𝐶̅ + �̅� . 𝐵 ̅. 𝐶 + 𝐴 . 𝐵 ̅. 𝐶̅ + 𝐴 . 𝐵. 𝐶 + 𝐴 . 𝐵 ̅. 𝐶 
𝑩 ̅ + 𝑨 . 𝑪 
 
6. (1.0) A partir da tabela verdade da Figura à direita, execute as seguintes tarefas 
a. Escreva a expressão booleana não simplificada. 
�̅� . 𝑩 ̅ . �̅� + �̅� . 𝑩. 𝑪 ̅ + 𝑨 . 𝑩 ̅ . 𝑪 + 𝑨 . 𝑩. 𝑪 
b. Utilize o mapa de Karnaugh para simplificar a 
expressão booleana do item a. 
c. Escreva a expressão booleana simplificada em termos 
mínimos. 
�̅� . �̅� + 𝑨 . 𝑪 
d. Desenhe o circuito lógico a partir da expressão 
booleana simplificada utilizando portas AND, OR e NOT. 
 
e. Redesenhe o circuito lógico do item d. utilizando 
apenas portas NAND. 
 
 
7. (1.0) Desenhe as expressões booleanas para os seguintes diagramas 
a) 
 
b) 
 
a) 
�̅� . 𝑩. 𝑪 ̅ + 𝑨 . 𝑩 ̅ . 𝑪 
b) 
𝑨. 𝑫 + 𝑩 ̅ . �̅� + 𝑪. 𝑫 ̅̅ ̅ 
 
 
 
 
 
 
 
 
 
 
8. (1.0) Desenhe as formas de onda para a Saída Q (saída inicial de Q em 0) 
a) Flip Flop SR síncrono 
 
 
b) Flip Flop JK (sensível à borda de subida) 
 
 
 
 
c) Repita a letra b, mas usando um JK sensível à borda de descida 
 
 
9. (1.0) Complete com V (Verdadeiro) ou F (Falso) 
( F ) Um flip-flop disparado pela borda de subida muda de estado quando o clock permanece em 
nível alto 
( F ) A principal limitação ao uso de técnicas digitais é a imprecisão dos dados 
( V ) Sistemas digitais podem operar tanto no modo síncrono quanto no assíncrono. Em sistemas 
síncronos, os momentos exatos das mudanças de estados são determinados pelo clock. 
( F ) Saída de AND será sempre diferente da saída de OR 
10. (1.0) No flip-flop S-R disparado por borda, as entradas são denominadas síncronas, uma vez 
que os dados nas entradas são transferidos para a saída do flip-flop apenas na borda de disparo 
do pulso de clock. Um exemplo básico de detector de transição de pulso é mostrado na Figura 
abaixo: 
 
Considerando esse contexto, avalie as seguintes asserções e a relação proposta entre elas. 
I. Esse tipo de detector de pulso faz uso do atraso ocasionado pela porta inversora para produzir 
um pico de duração muito curta na transição positiva do pulso de clock. 
II. O pulso de clock invertido chega alguns nanosegundos depois na porta AND em relação ao pulso 
original. 
A respeito destas asserções, assinale a opção correta. 
a) As asserções I e II são proposições falsas. 
b) As asserções I e II são proposições verdadeiras, e a II não é uma justificativa da I. 
c) As asserções I e II são proposições verdadeiras, e a II é uma justificativa da I. 
d) A asserção I é uma proposição verdadeira, e a II é uma proposição falsa. 
e) A asserção I é uma proposição falsa, e a II é uma proposição verdadeira. 
 
Letra C 
11. (1.0) Simplifique as expressões a seguir 
a) �̅��̅�𝐶̅ + �̅�𝐵𝐶̅ 
b) 𝑊𝑋𝑌 + 𝑊�̅� + 𝑊�̅� 
c) (𝐴 + 𝐵 + 𝐶)(�̅� + �̅� + 𝐶) 
d) 𝐴(�̅�𝐵̅̅ ̅̅ ) + 𝐴𝐶̅ + 𝐴(𝐷 + �̅�̅̅ ̅̅ ̅̅ ̅̅ ) + (�̅�𝐵̅̅ ̅̅ ) + 𝐶̅ + (𝐷 + �̅�)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ 
 
a) 
�̅�𝐶̅ 
 
b) 
𝑊 
 
c) 
𝐴. �̅� + �̅� . 𝐵 + 𝐶 
 
d) 
𝐴 + �̅� + 𝐶̅