GABARITO-TOP-AV-ARQ-Questionário 9

Prévia do material em texto

2020.1 - TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORS 
QUESTIONÁRIO 9 – Microarquitetura dos Processadores -parte 4-Controle: 
Microprogramado e Arq RISC x CISC- vídeos 29-30-31-32-33-34 
 
GABARITO 
 
1. Analise a afirmação a seguir, indicando se está correta ou não: 
A microprogramação é uma técnica de implementação de unidades de controle de 
processadores. O microprograma, que pode ser armazenado internamente em ROM, é 
composto por microinstruções que contêm os sinais que acionam a unidade operativa, 
executando, assim, as instruções do processador. 
Resp: Está correto. Trata-se da definição de microprogamação, conforme já foi mencioando 
em questões anteriores. 
2. Considere que um determinado processador adota o controle do tipo 
microprogramado e as microinstruções são do tipo horizontal, isto é, um bit para 
cada porta lógica associada, o qual libera ou não sinal de controle no instante de sua 
execução; o sistema possui 147 microinstruções. Pela quantidade de dispositivos e 
instruções de máquina existentes no processador, foi necessário usar 37 sinais de 
controle diferentes. Qual deverá ser a largura, em bits, de cada microinstrução? 
Resp: 
O formato básico de uma microinstrução horizontal consiste de duas partes: uma com 
uma quantidade de bits igual a quantidade de sinais de controle e outra com bits 
suficientes para endereçar todas as microinstruções daquele processador. 
Nesse caso, a 1ª parte contém 37 bits, um para cada dispositivo a ser acionada pela 
respectiva microinstrução (37 sinais de controle). Mais os bits requeridos para o endereço 
da próxima microinstrução; como são 147 microinstruções, este campo deverá ter, no 
mínimo, 8 bits (pois se fossem 7 só endereçaria 128 microinstruções). 
Total: 37 + 8 = 45 bits 
 
3. Cite uma vantagem e uma desvantagem do controle programado por hardware e 
uma vantagem/desvantagem da microprogramação. 
Resp: A programação direta no hardware é muito mais rápida do que a microprogramação, 
já que esta precisa de um estágio seguinte de interpretação de cada microoperação e sua 
execução, enquanto que na anterior a ação nas portas lógicas é imediata. Uma possível 
desvantagem da programação no hardware é sua inflexibilidade caso o fabricante deseje 
acrescentar ou alterar alguma instrução de máquina em novas versões do processador; 
nesse caso, é preciso alterar toda a programação no hardware, enquanto na 
microprogramação bastaria alterar um microcódigo existente ou criar um novo. 
 
 
 Associação Carioca de Ensino Superior 
 
Centro Universitário Carioca 
http://www.unicarioca.br/index.php
4. O que você entende por LTR – linguagem de transferência de registradores? 
Resp: RTL (register transfer level) – é uma maneira de descrever o fluxo de bits entre 
registradores e as operações lógicas entre eles. Serve para descrever o funcionamento de uma 
microoperação. 
 RI <----------RDM 
No exemplo, o conteúdo do RDM é transferido para o RI (não se menciona aqui o instante em 
que isso ocorre (usando portas lógicas)., mas pode-se acrescentar um instante de tempo, p.ex., 
T3 
 T3: RI <---------- RDM 
 
5. Qual é a diferença entre Microinstrução e Instrução de máquina? 
Resp: microinstrução é uma sequência de bits que indica qual microoperação será realizada 
(qual porta lógica será acionada). Nível inferior ao da instrução de máquina. Deste modo, um 
código fonte (em C, por exemplo) é constituído de X instruções de máquina; quando o ciclo de 
uma instrução é realizado, cada etapa é constituída de muitas microinstruções. 
6. Por que a introdução de microinstruções em hardware se tornou interessante aos 
desenvolvedores? 
Resp: porque permitiu que se eliminasse toda a complexidade de execução de 
microcódigos, e se executasse os processamentos de forma bem mais rápida. 
 
7. O que é uma microoperação? Mostre um exemplo. 
Resp: é a operação mais simples e primitiva em um processador. Normalemnte consiste de 
uma atividade de transferência de dados de um local para outro. Por exemplo, a realização 
da 1ª etapa de um ciclo de instrução (busca de uma instrução na memória, cujo endereço 
está no CI). Descrevendo estas atividades pela LTR (linguagem de transferência de 
registradores) tem-se: 
P1: REM (CI) 
 M  UC (sinal de leitura) 
P2: BD  M 
P3: RDM  BD 
P4: RI  RDM 
Cada linha é uma microoperação, onde apenas uma ação ocorre, como, p.ex., transferir o 
conteúdo do registrador CI (endereço) para o registrador REM. 
 
8. Cite um exemplo de processador real que emprega microgramação e um que usa 
programação direta no hardware. 
Resp: Microprogramação foi usada por todos os processadores cuja arquitetura era 
chamada de CISC. Intel Pentium é um exemplo e o grande porte IBM/370. Enquanto que 
processadores com arquitetura RISC, como, p.ex., os de arq ARM (Samsung A6) ou os SUN 
SPARC, MIPS, e outros usam programação de microoperações diretamente no hardware. 
 
9. Alguns microprocessadores possuem capacidade de processamento com palavras 
de 64 bits, em evolução se comparados aos históricos computadores de 8, 16 e 
32 bits. Assinale a alternativa que apresenta quatro modelos de 
microprocessadores, um de 8 bits, um de 16 bits, um de 32 bits e um de 64 bits, 
nessa ordem. 
a) Intel 8088, Motorola 6800, AMD K5, Zilog Z-80. 
b) AMD X86, Intel Pentium, Motorola 68000, AMD Athlon. 
c) Intel 8080, Zilog Z8000, Intel 80486, AMD Phenom. 
d) Intel 8086, Zilog Z-80, Texas TMS9900, Motorola 6800. 
e) Intel Pentium, Intel Pentium II, Intel Pentium III, Intel Pentium IV. 
Resp: O Intel 8088 – 16 bits; Motorola 6800 – 8 bits; AMD K5 – 16 bits; Z-80 – 8 bits; AMD X86- 
não existiu. Havia sempre um modelo específico; Pentium – 32 bits (todos os modelos); 
Motorola 68000 – 16 bits; AMD Athlon – 32 bits; Intel 8080 – 8 bits; Z8000- 16 bits; 80486 – 32 
bits; AMD Phenon – 64 bits; 8086 – 16 bits; TMS 9900- 16 bits; todos Pentium – 32 bits;. 
OPÇÃO C 
10. O que significa processador superescalar? 
Resp: Processadores superescalares são aqueles que possuem mais de um pipeline e, por isso, 
podem completar a execução de mais de uma instrução por ciclo de relógio. 
11. Considere um processador cujas instruções de máquina tenham um código de 
operação de 8 bits e outro processador que tenha instruções com código de 
operação de 6 bits. Levando em conta somente este fator, qual deles poderá ser 
classificado como sendo de arquitetura RISC e qual o que poderá ser classificado 
como CISC? Por que? 
Resp: Será classificado como CISC o processador cujo código de operação é maior (8 bits), 
sendo RISC o de menor código (6 bits). A explicação refere-se ao fato de que. devido a maior ou 
menor quantidade de componentes eletrônicos (transistores) dentro do decodificador de 
instrução, que acarretará maior ou menor tempo de decodificação conforme haja mais ou menos 
instruções no conjunto. Assim, se tivermos 1 a 63 instruções, o campo C.Op. tem 6 bits e o 
decodificador terá até 6 fios d esaída e gastará um tempo X para indicar 1 entre 64 instruções. 
Já se o conjunto tiver mais de 128 instruções, o campo C.OP terá mínimo de 8 bits e dverá ter 
até 256 fios e terá que indicar 1 entre 256 opções (mais tempo, mais fios, maior custo, etc). 
12. Qual foi, cronologicamente, o primeiro processador projetado segundo as 
características típicas de uma arquitetura RISC? Não é necessário se mencionar o 
modelo do processador, mas sim a época e a organização que o projetou. 
Resp: Foi um processador da IBM, desenvolvido por volta de 1970, por um cientista daquela 
empresa, com o propósito de servir a uma central telefônica. O projeto não foi adiante, 
sendo recuperado e aperfeiçoado mais de 10 depois, quando surgiu o processador RISC 1. 
 
13. Que tipo de arquitetura utiliza muitos registradores noprojeto dos processadores? 
Qual a vantagem do emprego de maior quantidade desses dispositivos? 
Resp: Arquitetura do tipo RISC. A vantagem é a grande rapidez de processamento, devido 
ao fato de que os registradores são a memória mais ra´pida dos processadores e tendo 
muitos evita-se o “vai e vem” entre registradores e caches. 
 
14. Considere as seguintes afirmações, que significam requisitos ou características 
de um determinado produto: 
I. Acesso à memória limitado a instruções de carga e armazenamento (load e store). 
II. Formato de instrução facilmente descodificável e de tamanho fixo. 
III. Execução de instruções em um único ciclo de clock. 
 
Essas afirmações referem-se a que tipo de produto, a seguir relacionado.Todas elas 
referem-se a qual dos itens mencionados a seguir: 
A) da BIOS – ERRADO. Trata-se de programas de controle de E/S. 
B) da EPROM. – ERRADO – é uma memória não volátil. 
C) do programa montador – ERRADO. É um programa compilador para linguagem 
assembly 
D) do processador RISC. CORRETO. São características típicas de arquitetura Risc 
E) do processador CISC - ERRADO. 
Resp: OPÇÃO D 
 
15. A respeito das arquiteturas de computadores do tipo RISC e CISC, analise as 
afirmações a seguir e indique a que considera correta: 
a) Na arquitetura RISC, é realizada mais de uma instrução em um ciclo de relógio. 
b) A arquitetura RISC utiliza intensamente microcódigos que interpretam cada micro-
operação de uma instrução. 
c) Para melhoria de desempenho, a arquitetura CISC utiliza o princípio de paralelismo 
na execução de instrução, de forma a melhor explorar a técnica pipelining. 
d) A abordagem RISC permite a simplificação de compiladores, uma vez que é mais 
simples gerar uma sequência de instruções de máquina a partir de instruções 
semelhantes a comandos de alto nível. 
e) Os computadores que implementam simultaneamente as arquiteturas RISC e CISC 
dispõem de processadores híbridos: um núcleo RISC executa instruções mais simples, 
enquanto instruções mais complexas são interpretadas na arquitetura CISC. 
Resp: E) 
 
16. Uma das características fundamentais da arquitetura RISC, em comparação com 
a arquitetura CISC, é: 
 
a) Uso de modos registrador para registrador, registrador para memória, e 
memória para registrador – CERTO (operações aritméticas em registradores – e 
operações com MP apenas LOAD e STORE) 
b) Uso de poucos registradores, com muitas instruções com acesso à memória -
ERRADO – típico de arquiteturas CISC 
c) Uso de poucos registradores devido à limitação de espaço no chip usado para 
memória de controle, decodificação, etc. ERRADO- sem sentido 
d) Uso de múltiplos modos de endereçamento para memória, incluindo indexação 
para o caso de vetores -ERRADO – modo endereçamento indexado, usado em 
arquiteturas CISC 
e) Uso dos registradores da UCP para armazenar parâmetros e variáveis em 
chamadas de rotinas e funções - ERRADO 
OPÇÃO a) 
17. O Pentium é capaz de decodificar e executar as instruções decorrentes de 
instruções como a do exemplo ilustrativo a seguir, que se caracterizam pela 
tentativa de mapear quase diretamente uma instrução de alto nível em instrução 
de máquina equivalente: 
 
MULT 2:3, 5:2 
 
Ela carrega dois valores trazidos da memória em registradores separados, multiplica os 
operandos, e armazena o produto nos registradores apropriados. 
 
Pode-se dizer que as instruções x86 do Pentium são enquadradas em uma categoria 
denominada: 
 
a) RISC 
b) CISC 
c) ZISC 
d) SISC 
e) TISC 
OPÇÃO b) 
18. RISC (conjunto reduzido de instruções) e CISC (conjunto complexo de 
instruções) são duas tecnologias de projeto de processadores, que possuem 
características próprias. CISC (Complex Instruction Set Computers) ou 
computadores com um conjunto complexo de instruções foi caracterizada no 
início da década de 80. RISC (Reduced Instruction Set Computers) ou 
computadores com um conjunto de instruções reduzidas surgiu, inicialmente, 
na década de 70 em um projeto da IBM. Assinale a alternativa INCORRETA 
acerca das características das arquiteturas CISC. 
 
A) Uso de microcódigo. CORRETO 
B) Execução rápida de cada instrução (uma por ciclo de relógio). ERRADO 
C) Construção de conjuntos com instruções completas e eficientes. CORRETO 
D) Criação de instruções de máquina de “alto nível”, ou seja, com complexidade 
semelhante à dos comandos de alto nível. CORRETO 
OPÇÃO B) 
19. Qual foi a idéia dos arquitetos de processadores para projetar processadores 
com muitas instruções de máquina? 
Resp: Facilitar a tarefa dos compiladores (bem como seu projeto e 
implementação). 
Reduzir o GAP (espaço) entre o comando do código fonte e as instruções do 
código objeto., tornando cada instrução de máquina mais próxima de uma 
instrução de linguagem de alto nível. 
 
20. Indique um possível inconveniente das arquiteturas conhecidas como RISC 
Resp: Maior dificuldade dos desenvolvedores de compiladores, pois, devido a 
pouca quantidade de instruções os compiladores se tornam mais complexos, 
por causa do trabalho em transformar um comando de alto nível em mais 
instruções de máquina.