20181024 TP01 - Respostas (EDUARDO)

Prévia do material em texto

UNISANTA – Universidade Santa Cecília 
Sistemas de Informação – TP 2º Bim/2018 
Disciplina Arquitetura de Computadores II 
Número: 
147233 
Nome: 
Eduardo Pereira Ribeiro 
Número: 
 
Nome: 
 
 
Este TP valerá um ponto (1,0) e pode ser desenvolvido individualmente ou em dupla e deve ser entregue em 24/10 (turma da 
noite) e 17/10 (turma manhã). 
 
 
1. Tenho 3 instruções I1 (2-2-1-4), I2 (2-6-1-2) e I3 (2-2-1-6) que serão executadas em um processador pipeline de 4 estágios (Pré 
Busca/Buscar/Decodificar/Executar). Qual o ganho de tempo obtido em relação a um processador convencional? Justifique. 
PB 
 
B 
 
D 
 
E 
 
 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 
 
O pipeline consegue manter as suas unidades funcionando ao mesmo tempo, isso permite que ele gaste só 19. 
unidades de tempo. O processador normal não tem essa capacidade e demora 31 unidades de tempo para executar a 
tarefa. Portanto, há uma economia de 12 unidades de tempo. 
 
2. Temos um conjunto de instruções onde a primeira é Int(DX) depois na ordem temos: Int(CX), Int(BX), Float(AX), Float(BX), 
Float(CX), Int(DX), Int(AX) e Int(DX). Levando em conta que nosso processador é super escalar com duas unidades de inteiro e uma 
de float explicite cada instante de execução deste. 
Instante t1 Int(DX) Int(CX) Float(AX) 
Instante t2 Int(BX) Int(DX) ----- 
Instante t3 Int(AX) Int(DX) Float(BX) 
Instante t4 ----- ----- Float(CX) 
 
3. Sobre o exercício acima monte pacotes VLIW da forma mais conveniente. 
Pacote 1 Int(DX) Int(BX) Float(AX) 
Pacote 2 Int(CX) Int(DX) Float(BX) 
Pacote 3 Int(AX) Int(DX) Float(CX)