Família de barramentos PCI

Prévia do material em texto

Uma visão sobre a Família de Barramentos PCI 
Gustavo Silva Guimarães 
Campus Formiga – Instituto Federal de Educação, Ciência e Tecnologia de Minas Gerais 
(IFMG) 
CEP: 35.577-010– Formiga – MG – Brasil 
Gustavosilvadky02@gmail.com 
Abstract. 
This article aims to present a view about the family of PCI buses, bringing a 
discussion about their importance and applications. This is presenting an 
overview of the bus family that changed the market. 
Resumo. 
Esse artigo tem como objetivo apresentar uma visão a respeito da família de 
barramentos PCI, trazendo uma discussão a respeito da importância e 
aplicações dos mesmos. Isto é apresentando uma visão geral sobre a família 
de barramentos que mudou o mercado. 
1. Introdução 
Um barramento nada mais é do que um conjunto de fios e condutores que operam em 
paralelo como as pistas de uma grande avenida cuja função é interligar duas localidades 
ou regiões geográficas. Semelhantemente as avenidas, os barramentos são utilizados para 
interligar os componentes de um computador. Em suma, um barramento é um caminho 
elétrico comum entre múltiplos dispositivos. 
 Tipicamente, um barramento consiste em múltiplos caminhos de comunicação, ou 
linhas. Cada linha é capaz de transmitir sinais representando o binário 1 e o binário 0. 
Com o tempo, uma sequência de dígitos binários pode ser transmitida por uma única 
linha. Juntas, várias linhas de um barramento podem ser usadas para transmitir dígitos 
binários simultaneamente (em paralelo). Por exemplo, uma unidade de dados de 8 bits 
pode ser transmitida por oito linhas de barramento (STALLINGS, 2017). 
 Um exemplo comum é o barramento de sistema presente em todos os 
microcomputadores, o qual consiste em umas poucas dezenas de fios de cobres paralelos 
gravados na placa mãe (motherboard) com conectores regularmente espaçados onde 
serão inseridos dispositivos de entrada e saída. E dentre os barramentos temos o PCI, um 
barramento desenvolvido pela Intel e que está presente em grande parte dos 
computadores modernos, inclusive o barramento PCI Express que é utilizado em quase 
todo mercado doméstico por causa de ser o barramento requerido pela maioria das 
placas gráficas, logo nota-se a importância desse barramento. 
 
 
2. Visão Geral 
Uma das premissas para a especificação do padrão PC proposta pela IBM no final dos 
anos 1970 era oferecer a possibilidade de expansão das suas funcionalidades básicas 
através de placas adaptadoras, o que permitiu que os PCs tivessem uma grande 
flexibilidade se comparados a muitos outros computadores pessoais da época. E o que 
tornou e torna possível esta expansão são os barramentos, que juntamente com o próprio 
computador foram evoluindo com o passar dos anos. Isto é, conforme o computador foi 
evoluindo ao longo das últimas décadas, diversos padrões de barramentos de expansão e 
slots surgiram com diferentes graus de utilização e aceitação pelo mercado. 
2.1. Barramento PCI 
E um dos percussores foi o barramento PCI (Peripheral Component Interconnect - 
Interconector de Componentes Periféricos) é um barramento para conectar periféricos 
em computadores baseados na arquitetura IBM PC. Criado pela Intel em junho de 1992, 
quando desenvolvia o processador Pentium, substituiu o barramento ISA, que não 
atendia mais a demanda de largura de banda dos dispositivos. Suas principais 
características eram a capacidade de transferir dados a 32 bits e clock de 33 MHz, 
especificações que tornaram o padrão capaz de transmitir dados a uma taxa de até 132 
MB/s. Os slots PCI eram menores que os ISA, assim como os seus dispositivos, 
obviamente. 
 Mas, houve outra característica que tornou o padrão PCI atraente: o recurso Bus 
Mastering. Em poucas palavras, tratava-se de um sistema que permitia a dispositivos que 
faziam uso do barramento ler e gravar dados direto na memória RAM, sem que o 
processador tivesse que "parar" e interferir para tornar isso possível. Note que esse 
recurso não era exclusivo do barramento PCI. 
 Outra característica que marcou o barramento PCI foi a sua compatibilidade com 
o recurso Plug and Play (PnP), ou em tradução literal "plugar e usar". Com esse recurso, 
o computador é capaz de reconhecer automaticamente os dispositivos que são 
conectados ao slot PCI. Atualmente, essa capacidade é banal nos computadores, isto é, 
basta conectar o dispositivo, ligar o computador e o sistema operacional irá fazer maioria 
do serviço. Antigamente, os computadores não trabalhavam dessa maneira, razão pela 
qual o surgimento do Plug and Play foi considerada uma grande evolução. Além de ser 
utilizada em barramentos atuais, essa funcionalidade chegou a ser implementada em 
padrões mais antigos, inclusive no ISA. 
 O barramento PCI também passou por evoluções: uma versão que trabalhava 
com 64 bits e 66 MHz foi lançada, tendo também uma extensão em seu slot. Sua taxa 
máxima de transferência de dados era estimada em 512 MB/s. Apesar disso, o padrão 
PCI de 64 bits nunca chegou a ser popular. Um dos motivos para isso era o fato de essa 
especificação gerar mais custos para os fabricantes. Além disso, a maioria dos 
dispositivos da época de auge do PCI não necessitava de taxas elevadas de transferência 
de dados. 
 
 
 Imagem 1. Barramentos PCI 
 
2.2. Barramento PCI-X 
Logo após o barramento PCI veio o barramento, que chegou como sendo a sua 
evolução, PCI-X. Abreviação de, o PCI-X é um barramento que aprimora o barramento 
local PCI de 32 bits para maior largura de banda exigida principalmente por servidores e 
estações de trabalho. Ele usa um protocolo modificado para suportar velocidades de 
clock mais altas, mas é semelhante na implementação elétrica. Apresentada em 1998, a 
versão PCI-X 1.0 era capaz de operar nas frequências de 66 MHz, 100 MHz e 133 
MHz. Neste última, o padrão podia atingir taxa de transferência de dados de até 1.064 
MB/s. 
 No PCI, uma transação que não pode ser concluída imediatamente é adiada pelo 
destino ou pelo iniciador, emitindo ciclos de repetição, durante os quais nenhum outro 
agente pode usar o barramento PCI. Como o PCI não possui um mecanismo de resposta 
dividida para permitir que o destino retorne dados em um momento posterior, o 
barramento permanece ocupado pelo destino emitindo ciclos de repetição até que os 
dados lidos estejam prontos. No PCI-X, após o mestre emitir a solicitação, ele se 
desconecta do barramento PCI, permitindo que outros agentes utilizem o barramento. A 
resposta dividida contendo os dados solicitados é gerada apenas quando o destino está 
pronto para retornar todos os dados solicitados. As respostas divididas aumentam a 
eficiência do barramento, eliminando ciclos de novas tentativas, durante os quais nenhum 
dado pode ser transferido pelo barramento. 
2.3. Barramento PCI-Express 
Apesar de ter proporcionado taxas consideráveis, o PCI-X não durou muito e o padrão 
foi substituído pelo PCI Express. A Intel é uma grande precursora de inovações 
tecnológicas. Em 2001, durante um evento próprio, a companhia mostrou a necessidade 
de criação de uma tecnologia capaz de substituir os padrões PCI e AGP: tratava-se do já 
 
mencionado 3GIO (Third Generation I/O). Ainda naquele ano, um grupo de empresas 
formou o consórcio PCI-SIG (entre elas estão IBM, AMD Microsoft e Nvidia, além da 
própria Intel, obviamente) para tratar do assunto. As primeiras especificações do 3GIO 
foram aprovadas ali. Entre os quesitos levantados nessas especificações estão: suporte ao 
barramento PCI, possibilidade de uso de mais de uma lane (você já vai entender o que 
isso), suporte a outros tipos de conexão, melhor gerenciamento de energia e mais 
proteção contra erros. Em abril de 2002, o PCI-SIG aprovou um conjunto de 
especificações mais completas. Foi nessa época que a tecnologia 3GIO mudou seu nome 
para PCI Express. Em julho de 2002, o consórcio aprovou as especificações finais do 
padrão e, como resultadodisso, surgiu oficialmente o barramento PCI Express 1.0, que 
foi revisado posteriormente e se tornou PCI Express 1.1. Em novembro de 2003, os 
primeiros dispositivos com a tecnologia PCI Express passaram a ser desenvolvidos e, em 
2004, esses produtos começaram a chegar ao mercado. Ao contrário das demais, o PCIe 
é comumente usado até hoje. 
 Isso é possível porque o PCI Express está disponível em vários segmentos: x1, 
x4, x8 e x16. Cada 'x' indica uma via de transmissão, portanto, quanto maior esse 
número, maior é a taxa de transferência de dados. Como por exemplo, o PCIe x1 que 
trabalha com até 250 MB/s, enquanto o PCI Express x16 pode atingir 4.000 MB/s. Mas 
isso na versão 1.0 da tecnologia. O PCI Express recebe atualizações periodicamente e, 
em cada nova versão, dobra a largura de banda em relação à geração anterior. 
 
 
Imagem 2. Barramentos da Família PCI 
 
3. Funcionamento e Utilização 
Para Stallings (2017), Um barramento do sistema consiste, normalmente, em cerca de 50 
a centenas de linhas separadas. Cada linha recebe um significado ou função em 
 
particular. Embora existam muitos projetos de barramento diferentes, em qualquer 
barramento as linhas podem ser classificadas em três grupos funcionais: linhas de dados, 
endereços e controle. Além disso, pode haver linhas de distribuição de tensão, que 
fornecem tensão elétrica aos módulos conectados. As linhas de dados oferecem um 
caminho para movimentação de dados entre os módulos do sistema. Essas linhas, 
coletivamente, são chamadas de barramento de dados. O barramento de dados pode 
consistir em 32, 64, 128 ou ainda mais linhas separadas, sendo que o número de linhas é 
conhecido como a largura do barramento de dados. Como cada linha só pode transportar 
1 bit de cada vez, o número de linhas determina quantos bits podem ser transferidos de 
uma só vez. A largura do barramento de dados é um fator-chave para determinar o 
desempenho geral do sistema. Por exemplo, se o barramento de dados tiver 32 bits de 
largura e cada instrução tiver um tamanho de 64 bits, então o processador precisará 
acessar o módulo de memória duas vezes durante cada ciclo de instrução. As linhas de 
endereço são usadas para designar a origem ou o destino dos dados no barramento de 
dados. Por exemplo, se o processador deseja ler uma palavra (8, 16 ou 32 bits) de dado 
da memória, ele coloca o endereço da palavra desejada nas linhas de endereço. 
Claramente, a largura do barramento de endereços determina a capacidade de memória 
máxima possível do sistema. Além do mais, as linhas de endereço também costumam ser 
usadas para endereçar portas de E/S. Normalmente, os bits de ordem mais alta são 
usados para selecionar um módulo em particular no barramento, e os bits de ordem mais 
baixa selecionam um local de memória ou porta de E/S dentro do módulo. Por exemplo, 
em um barramento de endereço de 8 bits, o endereço 01111111 e mais baixos poderiam 
referenciar locais em um módulo de memória (módulo 0) com 128 palavras de memória, 
e o endereço 10000000 e mais altos poderiam referenciar dispositivos conectados a um 
módulo de E/S (módulo 1). As linhas de controle são usadas para controlar o acesso e 
o uso das linhas de dados e endereço. Como as linhas de dados e endereço são 
compartilhadas por todos os componentes, é preciso haver um meio de controlar seu 
uso. Os sinais de controle transmitem informações de comando e temporização entre os 
módulos do sistema. Os sinais de temporização indicam a validade da informação de 
dados e endereço. Os sinais de comando especificam operações a serem realizada 
 Vale salientar também que para entender o funcionamento do barramento de um 
computador é preciso enfatizar o aspecto de compartilhamento que caracteriza aquele 
componente, ou seja, como um barramento interno liga diversos componentes, seja ele 
um barramento externo ou interno, as informações só podem fluir uma de cada vez, 
senão haverá colisão entre os sinais elétricos e o resultado, obviamente, será ininteligível 
qualquer que seja o destinatário. Ou seja, se, por exemplo, a memória principal está 
enviando dados para a memória secundária, os demais componentes têm de esperar a 
liberação do barramento para utilizá-lo. Este compartilhamento (um caminho para vários 
usuários) implica na necessidade de definição de regras bem explicitas de acesso ao 
barramento por um usuário (quando e como terminar o acesso) e de comunicação entre 
eles (como interrogar um componente destinatário, que resposta deve ser enviada, 
quanto dura a comunicação etc.). Estas regras são denominadas protocolos, sendo, no 
caso, protocolos de barramento, os quais são usualmente implementados através de 
sinais de controle e exata sincronização entre eles. Portanto, o barramento não se 
constitui não só de fiação, mas também de uma unidade de controle do barramento que 
administra o acesso e as transferências (LEAL, 2017). 
 
 
 
Imagem 3. Linhas de Barramentos 
3.1. Funcionamento e Utilização Barramento PCI 
Para evitar dificuldades os projetistas do barramento PCI decidiram tornar o barramento 
assíncrono. Vejamos o que acontece durante uma transferência de dados PCI ou 
transação de barramento. Primeiro, o dispositivo de inicialização deve obter permissão 
para ter controle do barramento. Isso é determinado durante o processo de arbitragem 
do barramento. Uma função chamada árbitro, que faz parte do conjunto de chips PCI, 
decide qual dispositivo tem permissão para iniciar uma transação a seguir. O árbitro usa 
um algoritmo projetado para evitar bloqueios e impedir que um ou mais dispositivos 
monopolizem o barramento e excluam outros. Tendo obtido o controle do barramento, 
um iniciador então coloca o endereço de destino e um código que representa o tipo de 
transferência no barramento. Outros dispositivos PCI determinam, decodificando o 
endereço e as informações do tipo de comando, se é o destino pretendido para a 
transferência. O dispositivo de destino reivindica a transação, afirmando um sinal de 
seleção de dispositivo. 
 Depois que o destino envia seu reconhecimento, a transação do barramento entra 
na fase de dados. Durante esta fase, os dados são transferidos. A transferência pode ser 
encerrada pelo iniciador, quando a transferência for concluída ou quando sua permissão 
para usar o barramento for retirada pelo árbitro, ou pelo alvo se ele não for capaz de 
aceitar mais dados por enquanto. Neste último caso, a transferência deve ser reiniciada 
como uma transação separada. Uma das regras do protocolo PCI é que um destino deve 
encerrar uma transação e liberar o barramento se não for capaz de processar mais dados, 
portanto, um dispositivo de destino lento não pode monopolizar o barramento e impedir 
que outros o utilizem. Observe que, embora todas as transferências de dados PCI sejam 
transferências em burst, um dispositivo não precisa ser capaz de aceitar bursts longos de 
dados. Um dispositivo de destino pode encerrar a fase de dados após um ciclo, se 
desejar. Tal comportamento seria perfeitamente aceitável em um dispositivo sem 
desempenho crítico. Mesmo os dispositivos de alto desempenho podem ter que encerrar 
um burst, uma vez que seus buffers de dados serão de tamanho finito e se eles não 
puderem processar os dados tão rapidamente quanto são enviados, esses buffers irão 
eventualmente encher. 
 Outro ponto importante de salientar no barramento PCI é a arbitragem de 
barramento, que tem como principal objetivo garantir que todos os dispositivos tenham 
acesso ao barramento quando necessário. Todos os dispositivos PCI capazes de iniciar 
 
uma transferência de dados são mestres de barramento. Isso significa que eles podem 
assumir o controle do barramento para realizar uma transferência de dados sem a 
necessidade de assistência da CPU. Reduzir a necessidade de a CPU se envolver na 
transferência de grandes volumes de dados traz benefícios de desempenho.Como 
geralmente há mais de um barramento mestre em um sistema PCI, um método de 
arbitragem é necessário para resolver conflitos quando dois ou mais dispositivos desejam 
transferir dados ao mesmo tempo. Isso não é tão fácil quanto pode parecer. Um árbitro 
deve lidar com todas as situações possíveis que podem ocorrer entre um grupo de 
dispositivos de comunicação, bem como garantir que o acesso ao barramento seja 
concedido de forma justa. Como dito anteriormente a arbitragem visa garantir que todos 
os dispositivos tenham acesso ao barramento quando necessário. Um atraso muito longo 
pode prejudicar o desempenho ou causar outros problemas. Cada mestre de barramento 
PCI contém um registro de configuração que especifica sua latência máxima: o tempo 
dentro do qual o dispositivo deve ter permissão para transferir seus dados. Para reduzir a 
latência do barramento, o PCI usa arbitragem oculta. Isso significa que a arbitragem 
pode ocorrer enquanto outra transação de barramento está em andamento, de modo que 
o próximo dispositivo possa começar a transferir dados no instante em que o barramento 
estiver livre. Quando o árbitro concede a um dispositivo acesso ao barramento, o sinal 
GNT# do dispositivo é confirmado. O dispositivo então começa a monitorar o estado de 
outros sinais de barramento (FRAME # e RDY #) para determinar quando o barramento 
está livre. Assim que o barramento estiver livre e assumindo que o sinal GNT # ainda 
esteja ativo, o dispositivo pode iniciar sua transação. O árbitro usa o registro de latência 
máxima para determinar os níveis de prioridade. Se um mestre de barramento solicitar o 
barramento após o acesso já ter sido concedido a um dispositivo com uma latência 
máxima mais alta, então, enquanto o barramento ainda estiver ocupado e a transação do 
primeiro dispositivo ainda não tiver começado, o árbitro pode antecipar o primeiro 
dispositivo e conceder o sinal GNT # para aquele que precisa dele com mais urgência. 
Enquanto uma transação de barramento está em andamento, outro mecanismo garante 
que os mestres de barramento não possam monopolizar o barramento e impedir que 
outros dispositivos tenham acesso quando precisam. Cada barramento mestre possui 
outro registro de configuração denominado temporizador de latência. Isso é definido 
como o número mínimo de ciclos para os quais o dispositivo terá acesso garantido ao 
barramento. O registro do temporizador de latência é diminuído a cada ciclo do 
barramento. Quando o árbitro deseja permitir que outro dispositivo acesse o barramento, 
ele remove o sinal GNT # do dispositivo ativo. Se o registro for zero ou menos quando 
isso ocorrer, o dispositivo sabe que teve seu período mínimo garantido de acesso ao 
barramento, e deve completar o ciclo de dados atual e imediatamente abdicar do controle 
do barramento. Se o valor do registrador for positivo, o dispositivo pode continuar com 
sua transferência, mas somente até que o valor do registrador chegue à zero, quando 
deve liberar o barramento para o próximo dispositivo. 
3.2. Funcionamento e Utilização Barramento PCI-Express 
Conceitualmente, o barramento PCI Express é uma evolução do barramento PCI / PCI-
X mais antigo. Uma das principais diferenças entre o barramento PCI Express e o PCI 
mais antigo é a topologia do barramento; O PCI usa uma arquitetura de barramento 
paralelo compartilhado, na qual o host PCI e todos os dispositivos compartilham um 
conjunto comum de endereços, dados e linhas de controle. Em contraste, o PCI Express 
 
é baseado na topologia ponto a ponto, com links seriais separados conectando cada 
dispositivo ao complexo raiz (hospedeiro). Por causa de sua topologia de barramento 
compartilhado, o acesso ao barramento PCI mais antigo é arbitrado (no caso de vários 
mestres) e limitado a um mestre por vez, em uma única direção. Além disso, o esquema 
de clock do PCI mais antigo limita o clock do barramento ao periférico mais lento do 
barramento (independentemente dos dispositivos envolvidos na transação do 
barramento). Em contraste, um link de barramento PCI Express oferece suporte à 
comunicação full-duplex entre quaisquer dois terminais, sem limitação inerente ao acesso 
simultâneo em vários terminais. Em termos de protocolo de barramento, a comunicação 
PCI Express é encapsulada em pacotes. O trabalho de empacotar e desempacotar dados 
e tráfego de mensagens de status é administrado pela camada de transação da porta PCI 
Express. As diferenças radicais na sinalização elétrica e no protocolo de barramento 
requerem o uso de um fator de forma mecânico diferente e conectores de expansão (e, 
portanto, novas placas-mãe e novas placas adaptadoras); Os slots PCI e PCI Express não 
são intercambiáveis. No nível do software, o PCI Express preserva a compatibilidade 
com versões anteriores do PCI; O software do sistema PCI legado pode detectar e 
configurar dispositivos PCI Express mais novos sem suporte explícito para o padrão PCI 
Express, embora os novos recursos PCI Express sejam inacessíveis. O link PCI Express 
entre dois dispositivos pode variar em tamanho de uma a 32 pistas. Em um link de várias 
vias, os dados do pacote são divididos entre as vias e a taxa de transferência de dados de 
pico é dimensionada com a largura geral do link. A contagem de pistas é negociada 
automaticamente durante a inicialização do dispositivo e pode ser restringida por 
qualquer um dos terminais. Por exemplo, uma placa PCI Express (x1) de via única pode 
ser inserida em um slot de vias múltiplas (x4, x8, etc.) e o ciclo de inicialização negocia 
automaticamente a contagem mais alta de vias com suporte mútuo. O link pode se 
autoconfigurar dinamicamente para usar menos pistas, proporcionando uma tolerância a 
falhas no caso de pistas ruins ou não confiáveis. 
 O padrão PCI Express define larguras de link de x1, x2, x4, x8, x12, x16 e x32. 
Isso permite que o barramento PCI Express atenda a aplicativos com custo reduzido, 
onde o alto rendimento não é necessário, e aplicativos de desempenho crítico, como 
gráficos 3D. O número indica quantas linhas de dados são utilizadas pelo slot e, 
conseqüentemente, a banda disponível. Cada linha PCI Express utiliza 4 pinos de dados 
(dois para enviar e dois para receber), que são capazes de transmitir a 250 MB/s em 
ambas as direções. Por causa dessa característica, é comum que os fabricantes divulguem 
que o PCI Express transmite a 500 MB/s, o que é irreal, já que isso só ocorreria em 
situações em que grandes quantidades de dados precisassem ser transmitidos 
simultaneamente em ambas as direções. Temos então 250 MB/s de banda nos slots 1x, 1 
GB/s nos slots 4x, 2 GB/s nos slots 8x e incríveis 4 GB/s nos slots 16x. O padrão 
original também previa o uso de slots 2x, mas eles nunca chegaram a ser implementados. 
Na prática, os slots 8x também são muito raros, de forma que você verá apenas slots 1x, 
4x e 16x nas placas atuais. O PCI Express utiliza um sistema de codificação chamado 
8b/10b, onde são incluídos dois bits adicionais para cada byte de dados transmitidos. 
Estes bits adicionais permitiram eliminar a necessidade do uso de pinos adicionais para 
enviar o sinal de sincronismo, o que simplificou bastante o design e melhorou a 
confiabilidade. É por causa dessa característica que os 2.5 gigabits transmitidos pelos 
transmissores equivalem a apenas 250 MB/s de dados. 
 
 
 
 
Imagem 4. Barramentos PCI-Express x4, x16, x1, x16 respectivamente. 
4. Desenvolvimento e Fabricantes 
Atualmente quem está por trás do barramento PCI é a PCI-SIG. As especificações PCI-
SIG definem os padrões que impulsionam a compatibilidade em toda a indústria de 
interconexões de componentes periféricos. Os membros os revisam regularmente, 
comentários e solicitações de mudança quando necessário. Essas causas são 
consideradas por grupos de trabalho técnico e aplicável conforme, atualizadas em 
especificações elaboradas de forma colaborativa,beneficiando milhões de dispositivos 
adicionais. Como parte de sua missão, o PCI-SIG fornece recursos para desenvolvedores 
que buscam conformidade de produtos e reconhecimento para implementações de 
especificações bem-sucedidas. 
 É fato que os barramentos são confeccionados junto com as placas-mãe, ou seja, 
cada empresa constrói os próprios barramentos PCI para suas placas, seguindo as 
recomendações da PCI-SIG. Hoje, as maiores fabricantes de placas-mães para 
computadores domésticos são: ASRock, AsusTek Computer, Tecnologia Gigabyte, 
Micro-Star International Co., Ltd (MSI), EVGA Corporation. Essas empresas dominam 
boa parte do mercado de placas mães de computadores domésticos. 
5. Aplicações 
O PCI opera em aplicações de consumidor, servidor e industriais, como uma 
interconexão no nível da placa-mãe (para conectar periféricos montados na placa-mãe), 
uma interconexão passiva do painel traseiro e como uma interface de placa de expansão 
para placas adicionais. Em praticamente todos os computadores modernos (a partir de 
2012), de laptops e desktops de consumo a servidores de dados corporativos, o 
barramento PCIe serve como a interconexão de nível de placa-mãe primária, conectando 
o processador do sistema host com ambos os periféricos integrados e periféricos 
 
adicionais (placas de expansão). Na maioria desses sistemas, o barramento PCIe coexiste 
com um ou mais barramentos PCI legados, para compatibilidade com versões anteriores 
com o grande corpo de periféricos PCI legados. 
 Entretanto, devido à crescente do mercado de placas gráficas a partir de 2013, o 
PCI Express substituiu o AGP como interface padrão para placas gráficas em novos 
sistemas. Quase todos os modelos de placas gráficas lançados desde 2010 pela AMD 
(ATI) e Nvidia usam PCI Express. A Nvidia usa a transferência de dados de alta largura 
de banda do PCIe para sua tecnologia Scalable Link Interface (SLI), que permite que 
várias placas gráficas do mesmo chipset e número de modelo funcionem em conjunto, 
permitindo maior desempenho. A AMD também desenvolveu um sistema multi-GPU 
baseado em PCIe chamado CrossFire . AMD, Nvidia e Intel lançaram chipsets de placa-
mãe que suportam até quatro slots PCIe x16, permitindo configurações de placa tri-GPU 
e quad-GPU. 
7. Conclusão 
Pode-se concluir, portanto, que barramentos nada mais são caminhos que conectam 
informações. Logo, nota-se a importância dos barramentos PCI na história que trouxe a 
possibilidade de expansão das suas funcionalidades básicas através de placas 
adaptadoras, além de larguras de banda maiores. E hoje com o PCI-Express, que ao 
longo dos anos vem aumentando a sua largura de banda, o barramento PCI está cada vez 
mais presente nos computadores domésticos. Isto é com o crescimento do mercado de 
placas gráficas, placas de som e placa de redes o PCI-Express se tornou indispensável. 
 
 
Referências 
 
Stallings, William. (2017). Arquitetura e Organização de Computadores. Pearson 
Universidades, 10th edition. 
 
Wester, Info; Barramentos: ISA, AGP, PCI, PCI-X, AMR e outros Disponível em: 
<https://www.infowester.com/barramentos.php#:~:text=o%20padr%C3%A3o%20su
cessor).,Barramento%20PCI%20(Peripheral%20Component%20Interconnect),de%2
0at%C3%A9%20132%20MB%2Fs./> Acesso em: 22 de setembro de 2020. 
 
Bus(computing) Disponível em: < https://en.wikipedia.org/wiki/Bus_(computing)/> 
Acesso em: 22 de setembro de 2020. 
 
Leal, Aquilino; Barramentos em micro computadores Disponível em: < 
http://www.lee.eng.uerj.br/downloads/graduacao/microprocessadores/artigos_saber/a
_publicar/barramento1.pdf/> Acesso em: 22 de setembro de 2020. 
 
 
Garret, Filipe; O que é PCI Disponível em: < 
https://www.techtudo.com.br/artigos/noticia/2011/12/o-que-e-pci.html /> Acesso em: 
22 de setembro de 2020. 
 
PCI Express Disponível em: < https://pt.wikipedia.org/wiki/PCI_Express/> Acesso em: 
22 de setembro de 2020. 
 
PCI Convencional - Conventional PCI Disponível em: < 
https://pt.qwe.wiki/wiki/Conventional_PCI/> Acesso em: 22 de setembro de 2020. 
 
PCI-X - PCI-X Disponível em: < https://pt.qwe.wiki/wiki/PCI-X/> Acesso em: 22 de 
setembro de 2020. 
 
PCI Express - PCI Express Disponível em: < https://pt.qwe.wiki/wiki/PCI_Express/> 
Acesso em: 22 de setembro de 2020. 
 
O que é PCI Express? (PCIe x1, x4, x8 e x16) Disponível em: < 
https://www.infowester.com/pci-express.php/> Acesso em: 22 de setembro de 2020. 
 
Como o PCI Express funciona Disponível em: < 
https://www.hardware.com.br/livros/hardware/comopciexpressfunciona.html#:~:text=
Uma%20das%20caracter%C3%ADsticas%20fundamentais%20do,de%20comunica%
C3%A7%C3%A3o%20com%20o%20chipset.&text=O%20PCI%20Express%20%C
3%A9%20tamb%C3%A9m,barramento%20paralelo%2C%20como%20o%20PCI. /> 
Acesso em: 22 de setembro de 2020. 
 
Como funciona o barramento PCI Disponível em: < http://www.tech-
pro.net/intro_pci.html/> Acesso em: 22 de setembro de 2020. 
 
Especificações PCI-SIG Disponível em: < https://pcisig.com/specifications/> Acesso 
em: 22 de setembro de 2020. 
 
	1. Introdução
	2. Visão Geral
	2.1. Barramento PCI
	2.2. Barramento PCI-X
	2.3. Barramento PCI-Express
	3. Funcionamento e Utilização
	3.1. Funcionamento e Utilização Barramento PCI
	3.2. Funcionamento e Utilização Barramento PCI-Express
	4. Desenvolvimento e Fabricantes
	5. Aplicações
	7. Conclusão
	Referências