UNIVESP - 2020 - ORGANIZACAO DE COMPUTADORES - Atividade para avaliação - Semana 6 10/10 Pontos

Prévia do material em texto

2 ptsPergunta 1
Afirmativas IV, V e VI
Afirmativas II, III e IV
Afirmativas, I, III e VI
Afirmativas I, II e III
Afirmativas I, II e VI
Quais das afirmativas abaixo são verdadeiras:
Entendemos por interrupção um evento inesperado, externo ao processador, que
causa uma parada na execução do programa corrente, fazendo com que o
processador passe a executar um outro código que vai tratar esta interrupção.
I.
Entendemos por exceção um evento inesperado, externo ao processador, que causa
uma parada na execução do programa corrente, fazendo com que o processador
passe a executar um outro código que vai tratar esta exceção.
II.
O tratamento de uma interrupção ou uma exceção consiste em executar uma a rotina
de tratamento desta interrupção ou exceção, parando a execução do programa
corrente e salvando o seu contexto. Geralmente, após a execução da rotina de
tratamento de interrupção, o programa corrente é restaurado e sua execução
continuada. 
III.
Entendemos por interrupção um evento inesperado, interno ao processador, que
causa uma parada na execução do programa corrente, fazendo com que o
processador passe a executar um outro código que vai tratar esta interrupção.
IV.
O tratamento de uma interrupção ou uma exceção consiste em terminar a execução
do programa corrente e somente depois executar a rotina de tratamento desta
interrupção ou exceção, salvando antes os resultados do programa corrente.
Geralmente, após a execução da rotina de tratamento de interrupção, o processador
estará pronto para a execução de outro programa. 
V.
Entendemos por exceção um evento inesperado, interno ao processador, que causa
uma parada na execução do programa corrente, fazendo com que o processador
passe a executar um outro código que vai tratar essa exceção.
VI.
2 ptsPergunta 2
Quais afirmativas abaixo são verdadeiras:
O barramento PCI (Peripheral Componente Interconnect) é um barramento de largura
de banda grande que tem as seguintes camadas de protocolo: 1) a camada física que
consiste dos fios por onde trafegam os sinais e a lógica de controle; 2) a camada de
ligação responsável pelo controle e confiabilidade do fluxo de informação; 3) a camada
I.
Afirmativas I, II e III
Afirmativas I, II e VI
Afirmativas, I, III e VI
Afirmativas II, III e IV
Afirmativas IV, V e VI
de transação que gera e consome pacotes, além de gerenciar o fluxo de pacotes entre
dois componentes do link.
Um barramento que liga os vários recursos de uma arquitetura (CPU, Memória,
Dispositivos de E/S, etc) é composto por linhas de dados, por onde os dados
trafegam, linhas de endereços, para a movimentação dos endereços e linhas de
controle, onde estão os sinais de controle que controlam o tráfego de dados e
endereços e ainda permitem a comunicação dos pontos ligados a este barramento.
II.
As características de uma interconexão ponto a ponto tipo QPI (QuickPath
Interconnect) são: 1) conexões diretas múltiplas, fazendo que seja necessário a
arbitração de barramento. 2) arquitetura de protocolo em camadas, semelhantes a
encontradas redes TCP/IP e 3) transferência e dados em sequência de bits.
III.
Os espaços endereçáveis suportadas pela camada de transação do PCIe são: 1)
espaço de memória; 2) de E/S, para dispositivos de E/S PCI, incluindo E/S mapeado
em memória; 3) espaço de pacotes, para leitura e escrita de pacotes no meio físico; e
4) espaço de mensagem para sinais de controle no manuseio de interrupções e
gerenciamento de potência.
IV.
A camada física de uma interconexão tipo QPI (QuickPath Interconnect), tem 20 fios
(um fio envia outro recebe), podendo, portanto, transmitir 10 bits em paralelo em cada
direção. Estes 10 bits são denominados de phit.
V.
Em uma interconexão ponto a ponto do tipo QPI (QuickPath Interconnect)
encontramos 4 camadas de protocolo:1) a camada física que consiste dos fios por
onde trafegam os sinais e a lógica de controle; 2) a camada de ligação responsável
pelo controle e confiabilidade do fluxo de informação; 3) a camada de roteamento
responsável pelo roteamento dos pacotes através dos caminhos disponíveis; e 4) a
camada de protocolo que agrupa as regras que permitem a troca de pacotes entre os
dispositivos.
VI.
2 ptsPergunta 3
Quais afirmativas abaixo são verdadeiras:
 
Write-back e write-through são políticas de atualização de dados alteradas na cache e
na memória principal. A política write-back, toda vez que uma posição da cache é
escrita, faz-se a escrita na memória principal. A política write-through, a memória
principal só é atualizada quando uma linha da cache tem que ser substituída e nela
temos dados atualizados, ou no fim da execução do programa.
I.
Afirmativas II, V e VI
Afirmativas, I, III e IV
Afirmativas IV, V e VI
Afirmativas I, II e V
Afirmativas I, II e III
Um sistema de memória de um sistema computacional é formado por vários tipos de
memória, que diferem principalmente no tamanho e no tempo de acesso. Este sistema
á hierárquico, pois é categorizado em níveis, onde o nível mais próximo à CPU é o
nível de menor tamanho e de menor tempo de acesso. 
II.
O funcionamento de um sistema hierárquico de memória é justificado pelo princípio da
localidade espacial e temporal. A localidade temporal nos diz que se um determinado
item foi acessado, é grande a probabilidade de itens adjacentes serem acessados. A
localidade espacial nos diz que, se um item foi acessado, é grande a probabilidade de
ele ser acessado novamente em um pequeno intervalo de tempo.
III.
Um sistema de memória de um sistema computacional é formado por vários tipos de
memória, que diferem principalmente no tamanho e no tempo de acesso. Este sistema
á hierárquico, pois é categorizado em níveis, onde o nível mais próximo à CPU é o
nível de maior tamanho e de maior tempo de acesso.
IV.
O funcionamento de um sistema hierárquico de memória é justificado pelo princípio da
localidade espacial e temporal. A localidade temporal nos diz que se um determinado
item foi acessado, é grande a probabilidade de ele ser acessado novamente em um
pequeno intervalo de tempo. A localidade espacial nos diz que, se um item foi
acessado, é grande a probabilidade de itens adjacentes serem acessados.
V.
Write-back e write-through são políticas de atualização de dados alteradas na cache e
na memória principal. A política write-through, toda vez que uma posição da cache é
escrita, faz-se a escrita na memória principal. A política write-back, a memória
principal só é atualizada quando uma linha da cache tem que ser substituída e nela
temos dados atualizados, ou no fim da execução do programa.
VI.
2 ptsPergunta 4
hit = 0, 4, 8, 15, 16, 23, 64, 79, 3, 84, 14; miss = 1, 17, 19
hit = 0, 1, 4, 15, 16, 17, 3; miss = 8, 23, 19, 64, 79, 84, 14
Qual a alternativa correta, para o problema abaixo:
 
Considere uma cache mapeada diretamente, com 64 palavras e linhas de quatro palavras
cada, que estava inicialmente vazia. Identifique, das seguintes referências (endereços de
palavras na memória principal), quais são faltas (miss) e quais são acertos (hit): 0,1,4,8,15,16,
23,17,19, 64, 79, 3, 84, 14.
Salvo em 21:25 
hit = 0, 4, 8, 15, 16, 23, 79, 84; miss = 1, 17, 19, 64, 3, 14
miss = 0, 4, 8, 15, 16, 23, 79, 84; hit = 1, 17, 19, 64, 3, 14
miss = 0, 4, 8, 15, 16, 23, 64, 79, 3, 84, 14; hit = 1, 17, 19
2 ptsPergunta 5
hit = 0, 30, 77, 63, 79, 127; miss = 1, 32, 33, 44, 45, 64, 65, 128
hit = 0, 32, 45, 30, 77, 64, 63, 79, 127, 128; miss = 1, 33, 44, 65
miss = 0, 30, 77, 63, 79, 127; hit = 1, 32, 33, 44, 45, 64, 65, 128
miss = 0, 30, 77, 64, 63, 79, 127, 128; hit = 1, 32, 33, 44, 45, 65
miss = 0, 32, 45, 30, 77, 64, 63, 79, 127, 128; hit = 1, 33, 44, 65
Qual a alternativa correta, para o problema abaixo:
Considere uma cache mapeada associativo por conjunto, com 32 palavras e linhas de 2
palavras com 4 conjuntos (4-way set associative), que está inicialmente vazia. Identifique, das
seguintes referências (endereços de palavras na memória principal), quais são falta (miss) e
quais são acertos (hit): 0, 32, 45, 1,33, 30, 77, 44, 64, 65, 63, 79, 127, 128
Qual a alternativa correta?
Enviar teste