Exercícios Resolvidos

Prévia do material em texto

ARQUITETURA DE COMPUTADORES 
Lista de Exercícios 
 
3.1. Que categorias gerais de funções são especificadas pelas 
instruções do computador? 
 
Processador-memória: os dados podem ser transferidos do processador para a 
memória ou da memória para o processador. 
 
Processador-e/s: os dados podem ser transferidos de ou para um dispositivo 
periférico, transferindo entre o processador e um modulo de E/S. 
 
Processamento de dados: o processador pode realizar alguma operação 
aritmética ou logica sobre os dados. 
 
Controle: uma instrução pode especificar que a sequência de execução seja 
alterada. Por exemplo, o processador pode buscar uma instrução do local 149, 
que especifica que a próxima instrução seja do local 182. O processador se 
lembrara desse fato definindo o contador de programa como 182. Assim, no 
próximo ciclo de busca, a instrução será apanhada do local 182, em vez de 
150. 
 
3.2. Liste e defina resumidamente os estados possíveis que 
definem a execução de uma instrução. 
 
Cálculo de endereço de instrução (instruction address calculation): determina o 
endereço da próxima instrução a ser executada. 
 
Busca da instrução (instruction fetch): lê a instrução do seu local da memória 
para o processador. 
 
Decodificação da operação da instrução (instruction operation decoding): 
analisa a instrução para determinar o tipo de operação a ser realizado e o 
operando ou operandos a serem utilizados. 
 
Cálculo do endereço do operando (operation address calculation): se a 
operação envolve referência a um operando na memória ou disponível via E/S, 
então determina o endereço do operando. 
 
Busca do operando (operation fetch): busca o operando da memória ou o lê da 
E/S. 
 
Operação dos dados (data operation): realiza a operação indicada na instrução. 
Armazenamento do operando (operand store): escreve o resultado na memória 
ou envia para a E/S. 
3.3. Liste e defina resumidamente duas técnicas para lidar com 
múltiplas interrupções. 
 
Primeira técnica é desativar as interrupções enquanto uma interrupção estiver 
sendo processada. Uma interrupção desabilitada significa simplesmente que o 
processador pode ignorar e ignorara esse sinal de requisição de interrupção. 
 
Uma segunda técnica e definir prioridades para interrupções e permitir que uma 
interrupção de maior prioridade faça com que um tratamento de interrupção 
com menor prioridade seja interrompido. 
 
3.4. Que tipos de transferências a estrutura de interconexão de 
um computador (por exemplo, barramento) precisa aceitar? 
 
Memória para processador: o processador lê uma instrução ou uma unidade de 
dados da memória. 
 
Processador para memória: o processador escreve uma unidade de dados na 
memória. 
 
E/S para processador: o processador lê dados de um dispositivo de E/S por 
meio de um modulo de E/S. 
 
Processador para e/s: o processador envia dados para o dispositivo de E/S. 
E/S de ou para a memória: para esses dois casos, um modulo de E/S tem 
permissão para trocar dados diretamente com a memória, sem passar pelo 
processador, usando o DMA. 
 
3.5. Qual é o benefício de usar a arquitetura de barramento 
múltiplo em comparação com uma arquitetura de barramento 
único? 
 
Usar um barramento múltiplo é mais eficiente pois é composto de vários 
barramentos únicos postos hierarquicamente, com funções e barramentos 
específicos (local, do sistema, de expansão e de alta velocidade em alguns 
casos). 
 
Ao contrário do barramento único, pode receber mais conexões de dispositivos 
sem perder significativamente o desempenho. 
 
3.6. Liste e defina resumidamente os grupos funcionais das 
linhas de sinal para o barramento PCI. 
 
Pinos do sistema: incluem os pinos de clock e reset. 
 
Pinos de endereços e de dados: incluem 32 linhas que são multiplexadas no 
tempo para endereços e dados. As outras linhas nesse grupo são usadas para 
interpretar e validar as linhas de sinal que carregam os endereços e dados. 
 
Pinos de controle da interface: controlam a temporização de transações e 
oferecem coordenação entre iniciadores e destinos. 
 
Pinos de arbitração: diferente das outras linhas de sinal PCI, estas não são 
linhas compartilhadas. Em vez disso, cada mestre PCI tem seu próprio par de 
linhas de arbitração que a conectam diretamente ao arbitrador do barramento 
PCI. 
 
Pinos de erros: usado para indicar erros de paridade e outros. 
 
 
3.7 Escolha um problema apresentado ao final do capítulo 3 do 
livro base e resolva. Páginas 84, 85 ou 86. 
Exercício da página 86. 
3.10 no SBI do VAX, o dispositivo com menor prioridade 
normalmente tem o tempo médio de espera mais baixo. Por 
esse motivo, o processador normalmente recebe a prioridade 
mais baixa no SBI. Por que o dispositivo de prioridade 16 
normalmente tem o tempo médio de espera mais baixo? Sob 
que circunstancias isso não seria verdadeiro? 
 
No início de qualquer ranhura, se nenhuma das linhas de TR é afirmado, 
apenas a prioridade 16 do dispositivo pode transmitir. Isto lhe dá o tempo de 
espera médio mais baixo na maioria das circunstâncias. 
Somente quando há grande demanda no barramento, o que significa que a 
maior parte do tempo, há pelo menos um pedido pendente, será o dispositivo 
de prioridade 16 que não terá o tempo de espera médio menor.