TOP-AV-ARQ-Quest 5-Mem-Cache-Map Assoc-e Conj-Poli-v-16-17

Prévia do material em texto

TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORS 
QUESTIONÁRIO 5 – Tópicos Avançados em Memórias – Cache: Mapeamento 
Associativo e por Conjunto. Políticas. Videos 16 e 17 
NOME: Data: 
TURMA: 
 
RESPONDA AS QUESTÕES A SEGUIR 
1. Considere uma MP que possui 4K blocos de 128 células de 1 byte cada e a memória 
cache do tipo associativa por conjunto possui 64 linhas divididas em conjuntos de 4 
linhas. Qual deverá ser o formato do campo de endereçamento para acesso à MP e à 
memória cache? 
Resp: 
2. O que essencialmente diferencia o método de mapeamento Direto do método 
Associativo? 
Resp: 
3. Por que é necessário se estabelecer uma política para substituição de linhas para os 
métodos de mapeamento associativo e não para o método direto, em memórias cache? 
Resp: 
 
4. Considere uma memória principal (MP) com capacidade máxima de X bytes, sendo 
endereçada por byte e uma cache com 512KB, organizada em linhas de 32 bytes. Sabe-
se que o BE do sistema possui 28 bits de largura. Mostre o formato dos campos de 
endereço considerando os métodos de mapeamento de endereços da cache direto e 
associativo. 
Resp: 
 
5. Considere um computador que possui uma MP (endereçada byte a byte) e uma única 
Cache. O sistema emprega o método de mapeamento associativo, tendo o seguinte 
formato de endereços: 
 
 
 19 bits 5 bits 
a) Qual é a capacidade de armazenamento da MP? 
b) Qual é o tamanho de cada linha de cache? 
 
 Associação Carioca de Ensino Superior 
 
Centro Universitário Carioca 
http://www.unicarioca.br/index.php
Resp: 
 
 
 
 
6. Supondo um sistema de computação que possua memória principal, cujo 
endereçamento é realizado a nível de byte e que possua uma cache única e que, em 
dado momento o processador coloca o seguinte valor no barramento de endereços (BE): 
 
 1111 1001 1100 1001 0001 0001 
 
Suponha ainda que o sistema usa método de mapeamento associativo por conjunto de 8 vias, 
que a MP é vista pelo controle da cache como um conjunto de blocos de 64 Bytes e que são 
previstos sempre uma quantidade de 128 blocos em cada conjunto da cache. Considerando 
que o formato de endereço para acesso pelo controle da cache é: 
 
 TAG - CONJUNTO - BYTE 
 
quais são os bits que representam o campo “ Conjunto” do formato de endereço? 
Resp: 
 
 
7. Como se denomina a política de escrita na memória cache na qual a MP é atualizada 
apenas nos blocos que tiveram escrita, e apenas quando há a volta do bloco para a MP? 
Resp: 
 
8. Considere uma memória cache organizada com mapeamento associativo por conjunto, 
sendo cada conjunto de 4 linhas. A MP tem uma capacidade de armazenar 64MB, 
sendo organizada byte a byte e o sistema transfere de cada vez (MP>cache) 32 
bytes. Considerando que a capacidade da cache é de 64KB, mostre como deve ser o 
formato dos campos de endereço para a memória cache. 
Resp: 
 
9. Conceitualmente, qual a parte do processo de mapeamento associativo por conjunto 
pode ser considerado igual ao mapeamento direto? 
Resp: 
 
10. Por que não é conveniente escolher valores muito grandes para o tamanho (a largura) 
de linhas de uma memória cache? E por que esta largura é sempre bem maior que a 
largura de uma célula de memória principal? 
Resp: 
 
11. Qual é a diferença entre cache unificada e cache dividida? Em sistemas multicache, 
que categoria(s) de memória(s) cache utiliza um e outro métodos? 
Resp: 
 
12. Suponha um sistema de memória constituído de memória principal e uma única cache, 
a qual utiliza mapeamento associativo por conjunto de 4. O formato de endereço para 
análise pelo sistema de controle da cache é: 
 
 
 
 8 bits 8 bits 4 bits 
Calcule: 
a) Capacidade de armazenamento da MP, em bytes. 
b) Quantidade de linhas da memória cache. 
c) Quantidade de conjuntos da memória cache. 
d) Largura de cada bloco/linha. 
e) Quantidade de blocos atribuídos a cada conjunto da cache. 
Resp: 
 
 
13. Suponha um sistema de computação que tenha uma memória principal (MP) com 
capacidade máxima de 2GB, sendo endereçado byte a byte. E também possui uma 
memória cache, organizada com mapeamento associativo, tendo linhas de 32 bytes. 
Considerando que a cache tem 256KB, quantos registradores de comparação devem 
existir nesse sistema para que ele funcione com a máxima rapidez possível na parte de 
mapeamento de endereços? 
Resp: 
 
14. Considere um sistema de computação que possui uma memória principal, organizada 
em células de 1 byte cada, tendo apenas uma memória cache externa, organizada para 
utilizar o método de mapeamento associativo, com as linhas tendo uma largura de 64 
bytes. Em um dado instante, o processador inicia um acesso, colocando no BE 
(barramento de endereços) comum o endereço hexadecimal: 3C7F9C. 
Pergunta-se: 
a. qual deverá ser a largura do BE do sistema? 
b. qual é o valor total de endereços da memória principal? 
c. qual foi a linha acessada pelo processador (valor expresso em binário)? 
TAG CONJUNTO BYTE 
d. quantos registradores de comparação devem existir para que o acesso seja o 
mais rápido possível? 
Resp: 
15. Como é conhecida a política de escrita da cache pela qual a MP somente é atualizada 
quando há retorno do bloco para ela (MP)? Por que nem semper há retorno do bloco 
para a MP? 
Resp: 
 
16. O que significa o termo “mapeamento associativo por conjunto com 8 caminhos” ou 
set asociative 8 way? 
Resp: 
 
17. Explique brevemente o funcionamento de dois algoritmos de substituição de linhas em 
sistemas de computação que possuam memórias cache. 
Resp: