Artigo tecnologia QPI da Intel

Prévia do material em texto

TECNOLOGIA QPI DA INTEL
Gustavo Dos Santos Canapa (gugu.net123@gmail.com) - – Luciano Santos Cardoso (lucianoscardoso@gmail.com)
Resumo
Neste documento está pré-escrito o funcionamento da tecnologia QuickPath InterConnect (QPI), a mesma é é uma tecnologia de interconexão de alta velocidade acoplada a ponto a ponto, DC. Em servidores de alta velocidade, o QPI serve ao propósito de fornecer transferência de dados entre vários processadores e controladores de E/S. A tecnologia QPI, possui diversas funções, entre elas esta a reversão de faixa e a inversão de polaridade.
Palavras-chave: QuickPath InterConnect. Tecnologia. Servidores.
Introdução
	Neste documento está escrito como se funciona e como é utilizada a tecnologia QuickPath InterConnect (QPI). O desempenho do processador único apresentou um crescimento substancial nas últimas três décadas. O que também é desejado são as técnicas que permitem conectar vários processadores a fim de criar sistemas multiprocessadores escaláveis, modulares e resilientes. A Intel Corporation introduziu uma série de processadores multi-core que podem ser facilmente interconectados para criar sistemas de servidor com escala de 2 a 8 soquetes. Além disso, plataformas OEM estão disponíveis atualmente e estendem isso para designs de servidor de 256 soquetes1. Essa arquitetura de sistema escalonável é construída sobre a base do Intel® QuickPath Interconnect (Intel QPI). Essas micro-arquiteturas Intel fornecem várias conexões ponto a ponto de alta velocidade (atualmente até 25,6 GB / s) entre processadores, hubs de E / S e controladores de nó de terceiros. Os recursos de interconexão, bem como os recursos integrados à lógica de interconexão do sistema do processador (também conhecido como "uncore"), trabalham juntos para fornecer o desempenho, escalabilidade e confiabilidade exigidos em sistemas de escala maior.
1 QuickPath InterConnect
	Intel QPI é uma tecnologia de interconexão de alta velocidade acoplada a ponto a ponto, DC. Em servidores de alta velocidade, o QPI serve ao propósito de fornecer transferência de dados entre vários processadores e controladores de E/S. O QPI consiste em 20 pares diferenciais e um clock diferencial em qualquer direção. Cada CPU é conectada ao IOH ou a outra CPU usando dois links unidirecionais. Isso oferece suporte ao tráfego em ambas as direções entre os componentes simultaneamente.(MUTNURY e colab., 2010).
	
Figura 1 – QPI interconnect Topology 
Fonte: (MUTNURY e colab., 2010)
A tecnologia QPI, possui diversas funções, entre elas esta a reversão de faixa e a inversão de polaridade. Na reversão de faixa, as faixas numeradas de 0 a 19 em uma extremidade podem ser conectadas de 19 a 0 na outra extreminade. Na inversão de polaridade, a polaridade do par diferencial pode ser trocada para facilitar o roteamento em servidores de alta velocidade. Isso é descoberto automaticamente durante a inicialização. A tecnologia QPI na atualidade oferece suporte a várias velocidades, como 4,8 Gbps, 5,8 Gbps, 6,4 Gbps e 8 Gbps. Ele tem a capacidade de transferir 16 bits de carga útil de dados por clock encaminhado, o que se traduz em 25,6 GB/s por par de links 6,4 Gbps e 32 GB/s 8 Gbps (MUTNURY e colab., 2010).
O QPI também possui recursos RAS, como detecção de erro CRC, nova tentativa de nível de link, failover de clock, suporte a hot plug e autocorreção de link. O link QPI pode operar nos modos de largura total, modos de meia largura e um quarto de largura. Cada link QPI possui 84 sinais. Os dados QPI têm taxa de dados dupla (DDR), o que significa que os dados têm o dobro da velocidade do clock.
Os transmissores possuem pré-ênfase embutida. Os receptores incluem os circuitos de recuperação de dados que podem reduzir a distorção de vários intervalos de bits entre as faixas de dados e o relógio encaminhado. Isso dá aos projetistas físicos espaço para rotear as rotas de dados e o clock sem combiná-los perfeitamente. A topologia QPI não suporta nenhum conector, topologias de um e dois conectores (MUTNURY e colab., 2010).
2 Topologies
	Topologias típicas de 2, 4 e 8 soquetes que podem ser criadas a partir dos processadores e dispositivos Hub de E/S. Alguns exemplos são mostrados nas Figuras 2, 3 e 4. Observe que esta arquitetura de sistema permite vários controladores de memória distribuídos como parte da funcionalidade da CPU. A Figura 5 descreve a natureza extensível desta arquitetura, mostrando a expansão em vários "nós", cada um dos quais usa um controlador de nó desenvolvido por OEM para gerenciar o tráfego do sistema dentro e entre os nós (ZIAKAS e colab., 2010).
Figura 2 – Intel QPI virtual networks, message classes and virtual channels
Fonte: (ZIAKAS e colab., 2010)
Vários problemas surgem ao criar esses sistemas em grande escala. A natureza distribuída dos caches de memória e CPU é vital para manter os vários núcleos funcionando em suas taxas de pico, mas essa distribuição requer uma consideração cuidadosa da mensagem entre todos os agentes coerentes no sistema. Um protocolo de coerência de memória em todo o sistema robusto e o gerenciamento eficiente do tráfego de coerência são essenciais para fornecer um sistema escalável. A rede entre os elementos deve fornecer um método de entrega de mensagens sem deadlock e deve levar em conta os agentes que podem não estar fisicamente presentes. Permitir a reconfiguração da topologia do sistema de um ponto de vista lógico é essencial para suportar várias partições nesses sistemas maiores, permitindo assim que os recursos sejam usados ​​de forma mais eficaz. Finalmente, a malha de interconexão deve ser confiável e permanecer altamente disponível, mesmo na presença de certos eventos de erro.
Figura 3 – Four socket system employing Intel® QuickPath Technology
Fonte: (ZIAKAS e colab., 2010)
A Intel® QuickPath Architecture é a base para o suporte a esses sistemas escalonáveis. A interconexão e os protocolos relacionados são apenas parte da solução. Os designs de CPU devem fornecer o design lógico uncore adequado para implementar os recursos necessários no nível do sistema.
Figura 4 – Eight socket system employing Intel® QuickPath Technology
Fonte: (ZIAKAS e colab., 2010)
Figura 5 – Controlador de nó
Fonte: (ZIAKAS e colab., 2010)	.
5 Referências
 MUTNURY, Bhyrav e colab. QuickPath Interconnect (QPI) Design and Analysis in High Speed Servers. 2010 IEEE 19th Conference on Electrical Performance of Electronic Packaging and Systems, EPEPS 2010, n. 84, p. 265–268, 2010.
ZIAKAS, Dimitrios e colab. Intel® QuickPath Interconnect architectural features supporting scalable system architectures. Proceedings - 18th IEEE Symposium on High Performance Interconnects, HOTI 2010, p. 1–6, 2010.