Organização e Arquitetura de computadores- AV1

Prévia do material em texto

Disciplina: EEX0008 - ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Período: 2021.3 EAD (GT) / AV 
Aluno: XXXXXXXXXXX Matrícula: XXXXXXX 
Data: 29/09/2021 XX Turma: 9010 
 
 
 ATENÇÃO 
1. Veja abaixo, todas as suas respostas gravadas no nosso banco de dados. 
2. Caso você queira voltar à prova clique no botão "Retornar à Avaliação". 
 
 
 
 1a Questão (Ref.: 202112926116) 
Considere as seguintes especificações de dois componentes: 
1. Velocidade de 4,2 Ghz; 4 núcleos; 6 MB Smart Cache. 
2. Velocidade de 2133 MHz; capacidade de 16GB; voltagem 1,2V. 
As especificações I e II são relativas a, respectivamente: 
 
 
Memória RAM e placa de vídeo. 
 
Processador e memória RAM. 
 
Placa de vídeo e memória RAM. 
 
Processador e HD. 
 
Memória RAM e HD. 
 
 
 
 2a Questão (Ref.: 202112938825) 
Com o crescimento da internet, foi necessário criar um sistema de endereçamento para que se enviassem os 
datagramas ao destino correto. Originalmente, era chamado apenas de endereço IP, mas, hoje, chama-se Ipv4. 
Assinale a opção que representa um endereço IP válido: 
 
 
200.100.30.25.42 
 
312.0.255.100 
 
925 
 
8.8.4.4 
 
8.8.44 
 
 
 
 3a Questão (Ref.: 202112938864) 
O tipo de transmissão na qual o periférico é conectado ao dispositivo controlador ou interface de E/S por várias 
linhas de transmissão de dados, de modo que a transferência de dados é realizada um bit em cada linha, com 
todos os bits alinhados dentro do mesmo intervalo de tempo de transmissão é denominado: 
 
 
Pulsar. 
 
Paralela. 
 
Serial. 
 
Purga. 
 
Direta. 
 
 
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3894521/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907230/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907269/n/nStatus da quest%C3%A3o: Liberada para Uso.');
 
 4a Questão (Ref.: 202112938877) 
A estrutura de informações nas linguagens dos humanos segue esta ordem de formação: 
 
CARACTERE → PALAVRA → FRASES 
 
Da mesma forma, a estrutura de informações nas linguagens dos computadores segue, respectivamente, a 
equivalente ordem de formação: 
 
 
Bit → Byte → Palavra 
 
Banco de Dados → Arquivo → Registro 
 
Byte → Bit → Arquivo 
 
Palavra → Bit → Byte 
 
Registro → Arquivo → Byte 
 
 
 
 5a Questão (Ref.: 202112939170) 
O número 1F2 na base 16 é representado por qual número na base 2? 
 
 
111100100001 
 
 
110000001110 
 
001111110001 
 
100000001101 
 
000111110010 
 
 
 
 6a Questão (Ref.: 202112939261) 
Assinale a alternativa que apresenta a sequência correta da saída (S) para a 
expressão lógica S = AB + C, quando os valores de entrada são: A = 010, B 110 e 
C=001. 
 
 
S = 010 
 
S = 011 
 
S = 100 
 
S = 101 
 
S = 110 
 
 
 
 7a Questão (Ref.: 202112939258) 
Ao representar uma situação cotidiana, vamos simular através de uma expressão 
booleana para comprar legumes (A) e verduras (F), e ainda escolher entre carne (C) 
ou peixe (P). Qual das expressões a seguir representa esta ação? 
 
 A . F . C + P 
 A . F + (C +P) 
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907282/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907575/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907666/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907663/n/nStatus da quest%C3%A3o: Liberada para Uso.');
 (A + F) . (C + P) 
 (A . F) . (C + P) 
 A + F + C + P 
 
 
 
 8a Questão (Ref.: 202112939273) 
As principais variáveis em uma organização de processadores multicore são o 
número de núcleos no chip, o número de níveis da memória cache e a 
quantidade de memória cache que é compartilhada. Neste contexto, o 
processador Intel Core i7, introduzido em 2008, implementava 4 processadores 
x86 SMT (Simultaneous Multithreading), cada um com: 
 
 
caches L1, L2 e L3 compartilhadas. 
 
cache L2 dedicada e uma cache L3 compartilhada. 
 
caches L1, L2 e L3 dedicadas. 
 
cache L1 dedicada e cache L2 compartilhada. 
 
cache L1 compartilhada de 8MB e cache L2 dedicada, de 2MB. 
 
 
 
 9a Questão (Ref.: 202112939931) 
Comparando as arquiteturas CISC e RISC, podemos afirmar que: 
 
 
A arquitetura CISC tem um pipeline mais eficiente. 
 
A arquitetura RISC utiliza micro programa para decodificar instruções. 
 
O maior número de registradores está na arquitetura RISC. 
 
A arquitetura RISC provê mais instruções. 
 
As operações de ambas visam sempre acesso à memória. 
 
 
 
 10a Questão (Ref.: 202112939916) 
Selecione o processador que segue a arquitetura RISC dentre os processadores teóricos cujas especificações 
técnicas são apresentadas a seguir: 
 
 
Processador C: 8 registradores, 32 instruções de 2 a 5 bytes de tamanho. 
 
Processador E: 4 registradores, 64 instruções de 2 a 4 bytes de tamanho. 
 
Processador A: 16 registradores, 30 instruções de 2 a 4 bytes de tamanho. 
 
Processador B: 8 registradores, 128 instruções de 4 a 7 bytes de tamanho. 
 
Processador D: 16 registradores, 30 instruções de 4 bytes de tamanho. 
 
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907678/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3908336/n/nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3908321/n/nStatus da quest%C3%A3o: Liberada para Uso.');