Gabarito-ARQ-Relacao-de-Exercicios-5

Prévia do material em texto

GABARITO 
 
 
1. Qual é a diferença entre o tempo de acesso e o ciclo de máquina (de 
memória) das memórias? 
 
Resp: Tempo de acesso é o período gasto para realização de uma operação 
completa de leitura ou de escrita. Ciclo de máquina é o intervalo de tempo entre 
dois acessos consecutivos. 
 
 
2. Seja um sistema de computação em que o tempo de acesso para se 
completar uma operação de leitura ou de escrita é de 20nseg, sendo que a 
MP tem capacidade máxima de 16M endereços. Sabe-se que o tempo de 
transferência de uma única célula é de 5nseg e que a placa mãe é 
constituida de 4 slots de MP, sendo que qualquer pente de memória somente 
pode ter o mesmo valor de capacidade, qualquer que seja o slot a ser 
utilizado. Considerando que cada célula de mémória é capaz de armazenar 
valores com 1 byte de tamanho, pergunta-se: 
a) qual a largura, em bits, do REM e RDM? 
b) Qual deverá ser a capacidade de cada pente de memória a ser usado 
nessa MP? 
 
Resp: TA completo = 20 ns; TA de 1 célula = 5 ns. 
 MP = 4 slots. Capacidade = 16 MB, sendo 4MB por slot 
 REM = BE = ? 
 
2BE = Total células = 16MB. Então: BE = REM = 24 bits, pois 224 = 16M 
 RDM = BD = ? 
 Como se gasta 20 ns para transferir X células e cada uma gasta 5 ns, 
então, em cada acesso se tarnsferem 4 células ou 4 * 1 Byte = 4 Bytes ou 4 * 8 
= 32 bits. O BD tem largura para transferir bits em 1 acesso, logo BD = 32 bits. 
 
3. Qual é o componente de um processador que determina o período de duração 
de cada uma de suas atividades e controla o sincronismo (cadência) entre elas? 
 
Resp: O relógio (clock) 
 
 
4. Por que os atuais processadores utilizam mais de uma ULA (unidade lógica e 
aritmética)? 
ARQUITETURA DE COMPUTADORES 
 
RELAÇÃO DE EXERCÍCIOS NR 5 
 
Resp: 
Para otimizar e flexibilizar o processamento. Pelo menos, há uma unidade de 
cálculo para números inteiros e outra para números fracionários (tb os que são 
muito grandes ou muito pequenos). Além disso, também os processadores vem 
sendo implementados com mais de uma unidade para cálculos de inteiros e de 
ponto flutuante, (permitem o processamento simultâneo, paralelo, de várias 
operações). 
 
5 - Qual é e em que área da UCP (processador) se localiza o registrador cujo 
conteúdo controla a seqüência de processamento das instruções de um 
programa? 
 
Resp: 
O registrador é o CI _ Contador de Instruções, que armazena o endereço da 
próxima instrução a ser executada. Fica localizado na área de controle. 
 
 
6. Quais são as possibilidades de alteração do conteúdo do Contador de 
Instrução – CI? 
 
Resp: 
a) por hardware – no ciclo de instrução existe a etapa de incremento do 
conteúdo do CI, que faz a execução dos programas ser automática; 
b) na inicialização do computador, o primeiríssimo passo dado pelo HW é 
armazenar o endereço da primeira instrução do programa de inicialização no CI; 
c) eventualmente é executada uma instrução de máquina de desvio da 
sequência de execução. 
 
7 - Quando se fala que um determinado microcomputador A é um micro de 32 
bits e que um outro micro B é de 64 bits, a que estamos nos referindo? Ao 
tamanho da célula de MP ou ao tamanho da palavra? 
 
Resp: 
Estamos nos referindo ao tamanho (largura) da palavra, que define a largura do 
barramento interno, dos registradores de dados e das unidades de cálculo de 
inteiros. 
 
8. Qual é a parte do formato de uma instrução de máquina cuja quantidade de 
bits determina o tamanho do conjunto de instruções de um processador? 
 
Resp: 
É o código de operação. 
 
9. Explique qual é a vantagem de processadores que possuem uma grande 
quantidade de registradores de dados? 
 
Resp: 
Com uma grande quantidade de registradores de dados, o processamento é 
muito mais rápido, pois se reduzem ons acessos à memória para buscar dados 
(eles já estão nos registradores). 
 
10 - A tabela a seguir ilustra uma memória de 256 células em que cada célula 
(ou palavra) contém 16 bits e cada endereço possui 8 bits. A coluna da esquerda 
da tabela relaciona os endereços das células, em hexadecimal, enquanto a 
coluna da direita indica o conteúdo de cada célula, também expresso em valores 
hexadecimais. Cada linha da tabela corresponde a uma célula (endereço à 
esquerda e dado à direita). 
 
 
ENDEREÇO CONTEÚDO 
00 0010 
01 A0FD 
02 0000 
............ 
A4 1123 
A5 CB05 
A6 B200 
……… 
FD 4040 
FE 21F8 
FF 09A5 
 
Pergunta-se: 
 
a) Qual a capacidade total da memória, em bits? 
Endereços = 2 algarismos em base 16 = 2 * 4 = 8 bits. Então: BE = 28 = 256 
endereços. Total de bits = 256 end * 16 bits (largura d ecada célula, pois elas 
estão armazenando valores com 4 alg. Hexadecimais e 4 * 4 = 16. 
 
b) Supondo que, no início de um ciclo de instrução, o conteúdo do CI (contador 
de instrução) seja o hexadecimal A5 e que cada instrução ocupe uma única 
célula (palavra), qual será a instrução que será executada? 
A instrução será a de código: CB05 
 
c) Supondo que o conteúdo do REM (registrador de endereços de memória) 
tenha o valor hexadecimal FD e que um sinal de leitura seja enviado da UCP 
para a memória, qual deverá ser o conteúdo do RDM (registrador de dados de 
memória) ao final do ciclo de leitura? 
 
Será: 4040 
 
12. O que diferencia as memórias do tipo DRAM das memórias do tipo SRAM? 
 
Resp: 
DRAM são memórias mais baratas e ocupam menos espaço por bit (pois só 
usam 1 capacitor e 1 transistor por bit). NO entanto, requerem recarregamento 
frequente e, por isso, são mais lentas que as SRAM (usam 5 a 7 transistores por 
bit) 
 
13. Considere um sistema de computação cujo REM é igual a 18 bits, tendo a 
memória principal-MP –capacidade de armazenar um total de 2Mbits. Pergunta-
se: 
 
a) Qual o total de bytes que podem ser amezenados nessa MP? 
 
b) Qual deverá ser a largura de uma célula, em bits? 
 
c) Qual é o total de células dessa MP? 
 
d) Qual a largura, em bits, do BE? 
 
Resp: 
T = N * M, sendo: T = 2M bits ou 221; N = 2BE, sendo BE = REM = 18. Assim, 218 
= 256K endereços. 
 
M = largura de cada célula = T / N = 221 / 218 = 23 = 8 bits = 1 Byte 
 
a) Total de Bytes = N * 1 Byte (largura de 1 célula em Bytes) = 256K * 1 = 256KB 
 
b) Largura de 1 célula (M) = 8 bits 
 
c) Total d ecélulas (N) = 256 K células 
 
d) Largura do BE = REM = 18 bits 
 
14. O que diferencia as memórias do tipo PROM das memórias do tipo 
EEPROM? 
 
Resp: 
 
A diferença é o fato das PROM não poderem ser apagadas e reescritas e as 
EEPROM sim. 
 
 
15. Considere os valores binários abaixo: 
 
A = 11 B = 01 C = 10 D = 00 
 
Obtenha o valor de X após a execução das seguintes equações: 
 
 
 X = (A ⊕ B) + (D + A . B) . C ⊕ D 
 
Resp: 
 
X = (11 ⊕ 01) + (00 + 11 . 01) . 10 ⊕ 00 
 
X = 01 + (00 . 01) . 01 ⊕ 00 
 
X = 01 + 00 . 01 ⊕ 00 = 01 + 00 ⊕ 00 = 01 ⊕ 00 = 01 
 
16. . Elabore o diagrama de circuitos para as seguintes equações lógicas: 
 
a) X = (A + B + C) ⊕ (D . E) 
 
b) Y = A ⊕ (B . C) + E 
 
Resp: 
 
 
 
17. Seja: A = 1001; B = 0010; C = 1110; D = 1111 
 
Calcular o valor de X na seguinte expressão lógica: 
 
X = A ⊕ (B . C + D) + (B ⊕ D) 
 
Resp: 
 
X = 1001 ⊕ (0010 . 1110 + 1111) + (0010 ⊕ 1111) 
 
X = 1001 ⊕ (1101 + 1111) + (1101 ⊕ 1111) = 1001 ⊕ 1111 + 0010 = 
 
X = 0110 + 0010 = 0110 
 
18. Criar variáveis lógicas e determinar qual a expressão (equação) lógica que 
representa a seguinte afirmação: 
 
“A lâmpada L acenderá se a chave A e achave B estiverem fechadas”. 
 
Resp: 
Varáveis lógicas: L (lâmpada); A = 1ª chave e B para a 2ª chave. 
 
L = A . B 
 
19. Desenvolva a expressão (equaçõ) lógica que represente a seguinte 
afirmação: 
 
“O alarme soará se fôr recebido um sinal de falha do sistema juntamente com 
um sinal de parada ou um sinal de alerta”. 
 
Resp: 
A (alarme); F (sinal de falha); P (sinal de parada); L (sinal de alerta) 
 
A = F . P + L 
 
20. É falso afirmar que o tempo de acesso em dispositivos de memória 
secundária é sempre maior que o dos registradores? E é falso afirmar que o 
tempo de acesso das memória RAM é sempre menor que o dasmemórias 
cache L2? 
 
Resp: 
É verdade (não é falso), porque o tempo de acesso de dispositivos de memória 
secundário é sempre maior do que registradores (mais rápidos). 
Também é falso. Porque o tempo de acesso de memórias cache (sejam L1 ou 
L2 ou L3) é sempre menor que o das memórias RAM. 
 
 
21. Quantas portas lógicas (gates) são usadas em um decodificador 2 X 4? 
 
Resp: 
2 portas NOT e 4 portas AND. Total de 6 portas lógicas (ou gates) 
 
22. Como é possível existir uma memória bem pequena entre processador e 
memória principal (memória cache) e esta memória ter uma eficiência tão 
grande (em cerca de 95 a 97% dos acessos do processador à MP ele encontra 
na cache uma cópia do dado/instrução desejado)? 
 
Resp: 
Isto acontece devido ao princípio da localidade (modalidade espacial). Ele 
mostra que os códigos executáveis (programa em execução), na maioria das 
vezes são executados de forma sequencial com as instruções contíguas sendo 
buscadas e executadas em sequência (em blocos de instruções seguidas). 
Deste modo, pode-se criar uma memória pequena e rápida (não será cara por 
ser pequena) que contenha o bloco de instruções contíguas. 
 
23. Qual é a memória mais rápida existente em sistemas de computação? Onde 
esta memória se localiza? Qual é a capacidade padrão desta memória? 
 
Resp: 
O (s) registrador(es). Localiza(m)-se no interior do processador bem próximo às 
unidades de execução (unidades de cálculos). Cada registrador soment 
armazena um dado, cuja largura, em bits, é igual ao da palavra do processador: 
pode ser de 32 bits (processadores até o Intel Pentium 4 ou AMD Athlon K7) ou 
64 bits (atuais processadores multinúcleo). 
 
 
24. O que diferencia basicamente uma memória EPROM de uma EEPROM? 
 
Resp: 
Ambas permitem apagamento dos dados armazenados e reescrita d enovos 
dados. A diferença entre elas está na forma de apagamento: nas EPROMs, o 
apagamento é realizado por meio de um feixe de luz ultravioleta incidindo algusn 
minutos sobre a memória (por meio de uma janela de quartzo existente no chip). 
Enquanto que as EEPROM são apagadas por meio de um sinal elétrico em um 
pino específico, do chip (o apagamento é seletivo, apenas nas células 
endereçadas). 
 
25. A execução das etapas de um ciclo de instrução pode ser realizada segundo 
dois modelos básicos, criados ao longo do desenvolvimento dos processadores, 
sendo um deles o modelo sequencial, isto é, só se inicia a execução do ciclo de 
uma instrução quando o ciclo anterior é concluido. Descreva o segundo modelo. 
 
Resp: 
O segundo modelo é chamado de “pipelining” (ou linha de montagem, como é 
conhecido na industria). Neste modelo, diversas instruções podem ser 
executadas de forma concorrente (não exatamente simultânea), isto é, uma 
instrução é buscada e, no passo seguinte, ela é decodificada e 
simultâneamente, outra é buscada. Numa 3ª etapa, a primeira é executada, a 2ª 
é decodificada enquanto uma 3ª é buscada. Deste modo, num momento de 
tempo (p.ex., na 3ª etapa) 3 instruções estão sendo executadas, embora uma 
em cada etapa diferente do ciclo de instrução (dai o nome concorrente, mas não 
simultâneo). 
 
 
26. Quais são, em geral, os elementos de entrada e de saída de uma Unidade 
Lógica e Aritmética (ULA)? 
 
Resp: 
Na entrada, usualmente tem-se os dados, uma entrada para um dado e para o 
outro dado a ser manipulado e os sinais de controle (que definem qual operação 
será realizada (soma, subtração, etc, bem como de habilitação da operação) e 
na saída tem-se o resultado e sinais de controle (flags) que indicam eventuais 
situações, como, p.ex., um overflow.