ORGANIZAÇAO E ARQUITETURA DE COMPUTADORES

Prévia do material em texto

Parte superior do formulário
1. Potentes, os computadores atuais podem ser levados até em nossos bolsos, como é o caso dos celulares. Entretanto, em sua primeira versão, um computador ocupava uma sala inteira e pesava o equivalente a 30 carros. Para essa enorme evolução acontecer, diversas descobertas científicas e tecnológicas foram fundamentais.
Assinale a alternativa que contém o conjunto de tecnologias desenvolvido na ordem cronológica correta para permitir o desenvolvimento dos computadores:
a) Transistor, microprocessador e Circuito Integrado.
b) Rádio, válvulas termiônicas e microprocessador.
c) Transistor, Circuito Integrado e microprocessador.
d) Transistor, Circuito Integrado e rádio.
Parte inferior do formulário
Responder
ComeParabéns! A alternativa C está correta.
O transistor permitiu a miniaturização dos componentes do computador, rendendo aos seus criadores o Nobel de Física de 1956. Os Circuitos Integrados permitiram a colocação de diversos transistores e portas lógicas em uma só pastilha de silício. Isso possibilitou a feitura de microprocessadores capazes de operar um computador programável e genérico a partir de um único chip.
	2. Assim como a maioria dos avanços tecnológicos, os computadores foram construídos e desenvolvidos a partir de outras tecnologias que os precederam. Assinale a alternativa que não representa uma tecnologia precursora dos computadores:
a) Máquina universal de Turing.
b) Transistor.
c) Calculadora.
d) Energia elétrica.
Parabéns! A alternativa B está correta.
O primeiro computador funcionava à base de válvulas termiônicas. O transistor as substituiu posteriormente.
1. Escolha a alternativa que, respectivamente, apresenta exemplos de software e de hardware em um sistema computacional:
a) Jogo de computador e placa de vídeo.
b) Navegador de internet e driver de rede.
c) Planilha e editor de texto.
d) Memória cache e Disco Rígido.
Parabéns! A alternativa A está correta.
O jogo de computador é um software finalístico, enquanto a placa de vídeo é um exemplo de hardware periférico que permite a execução de jogos com gráficos avançados.
Parte superior do formulário
2. Um sistema computacional precisa de um local para armazenar os dados e os programas que nele serão executados. Que elemento exerce essa função essencial, sem o qual o sistema computacional não funciona?
a) Memória secundária.
b) Disco Rígido.
c) Memória cache.
d) Memória principal.
Parte inferior do formulário
Parabéns! A alternativa D está correta.
Das quatro opções apresentadas, a única considerada fundamental para o funcionamento de um sistema computacional é a memória principal: trata-se da implementação da fita teórica da máquina universal pensada por Alan Turing.
Parte superior do formulário
1. Os Sistemas Operacionais (OS) modernos têm muitas responsabilidades na boa execução de um computador. Assinale a alternativa que não representa uma atribuição do OS:
a) Escalonar processos.
b) Gerenciar memória.
c) Executar processos.
d) Gerenciar periféricos.
Parte inferior do formulário
arabéns! A alternativa C está correta.
A execução dos processos é atribuição do processador (ou CPU). Embora o OS determine qual processo terá acesso ao processador, ele não tem influência ou gerência durante a execução dele.
2. Que programa não depende da ação do OS do computador para funcionar?
a) BIOS.
b) Driver de placa de vídeo.
c) Antivírus.
d) Navegador de internet.
Parabéns! A alternativa A está correta.
O BIOS é carregado quando ligamos o computador, pois ele está gravado em uma memória não volátil na placa-mãe. Esse carregamento é feito antes de iniciarmos o OS. Logo, o BIOS não depende de acesso ao Sistema Operacional.
Parte superior do formulário
1. Diversas tecnologias, desde cabos que conectam os computadores a protocolos de comunicação, são necessárias para o funcionamento da internet.
Qual é o elemento responsável por determinar os caminhos e enviar os pacotes de dados entre as redes que compõem a internet?
a) Correio eletrônico.
b) Roteador.
c) Transmissor.
d) Modem.
Parte inferior do formulário
Responder
Parabéns! A alternativa B está correta.
Os roteadores são os responsáveis por determinar as rotas intermediárias e transmitir os pacotes entre redes para que eles possam chegar ao destino. O cerne da internet é de roteadores de grande capacidade dos ISP (Provedores de Serviço de Internet), que fazem conexões entre si com cabos de altíssima velocidade.
2. Discutimos como a conexão de computadores em rede e o posterior surgimento da internet foram importantes para o desenvolvimento e a relevância da área da computação. Uma das principais tecnologias desenvolvidas na área foi a World Wide Web (WWW), muitas vezes confundida com a própria internet.
Assinale a alternativa que apresenta o que é a WWW:
a) Rede Mundial de Computadores e Roteadores.
b) Conjunto de programas disponíveis on-line.
c) Conjunto de empresas que disponibiliza serviços on-line.
d) Conjunto de páginas hospedadas em servidores e ligadas por conexões chamadas de links.
Parabéns! A alternativa D está correta.
A World Wide Web é o conjunto de páginas de hipertexto (texto com links para outras páginas) que surgiu no início da difusão da internet – o principal serviço utilizado nela. Ao iniciarmos nosso programa navegador de internet (em browsers como Chrome, Firefox, Safari ou Internet Explorer), navegamos pelas páginas da WWW. Há diversos outros serviços que utilizam a internet para se conectar aos usuários, como e-mail, mensagens instantâneas, jogos on-line etc.
		
		A Microsoft é uma das empresas de software mais conhecidas de todo o mundo. Sua projeção global se iniciou com a fabricação de um Sistema Operacional chamado de:
	
	
	
	Unix
	
	
	macOS
	
	
	DOS
	
	
	iOS
	
	
	BIOS
	Explicação:
DOS
	
	
	 
		
	
		2.
		Os componentes que formam o cerne da infraestrutura da internet, responsáveis por cobrir as enormes distâncias intercontinentais e transportar os datagramas pelo mundo, são chamados de:
	
	
	
	Backbone
	
	
	Modems
	
	
	World Wide Web
	
	
	Roteadores
	
	
	Servidores
	Explicação:
Backbone
	
	
	 
		
	
		3.
		Selecione a alternativa que não corresponde à um componente de um sistema de computação.
	
	
	
	Dispositivos de entrada.
	
	
	Dispositivo de saída.
	
	
	Internet.
	
	
	Processador.
	
	
	Memória principal (primária).
	Explicação:
A internet é um tipo de rede (WAN) e não se caracteriza como um dos componentes de um sistema de computação.
A organização funcional de um sistema de computação (S.C.) possui os seguintes componentes:
Dispositivo de entrada;
Dispositivo de saída;
Processador;
Memória principal (primária);
Memória secundária.
	
	
	 
		
	
		4.
		A memória é organizada como um conjunto de N partes iguais, com cada parte possuindo um conteúdo fixo de M bits.
A denominação específica para cada parte é: 
	
	
	
	Célula
	
	
	Partição
	
	
	Capacidade
	
	
	Largura
	
	
	Endereço
	
	
	 
		
	
		5.
		Assinale a alternativa incorreta sobre o Portas Lógicas e Lógica Booleana.
	
	
	
	Na lógica digital, há somente duas condições, 1 e 0, e os circuitos lógicos utilizam faixas de tensões predefinidas para representar esses valores binários.
	
	
	Uma porta lógica é um componente de hardware que terá um ou muitos sinais de entrada e, como consequência, produz um sinal de saída de acordo com a lógica estabelecida na construção do circuito em questão.
	
	
	Nos circuitos digitais, uma porta OR é um circuito que tem duas ou mais entradas e a sua saída é igual à combinação das entradas através da operação OR.
	
	
	A Tabela Verdade é uma técnica utilizada para descrever como a entrada de um circuito lógico é independente dos níveis lógicos de entrada e saída, isto é, são tabelas que conterão apenas as combinações das variáveis de saída de uma determinada função.
	
	
	Nos circuitos digitais, uma porta AND é um circuito que tem duas ou mais entradas e a sua saídaé igual à combinação das entradas através da operação AND.
	Explicação:
É uma técnica utilizada para descrever como a saída de um circuito lógico é dependente dos níveis lógicos de entrada, isto é, são tabelas que conterão todas as possíveis combinações das variáveis de entrada de uma determinada função e, como resultado, os valores de saída.
	
	
	 
		
	
		6.
		A partir da expressão: A + (B . C).
Escolha a única alternativa que representa uma expressão equivalente
	
	
	
	A
	
	
	A + B
	
	
	A + C
	
	
	(A + B) . (A + C)
	
	
	(A . B) + (A . C)
	
	
	 
		
	
		7.
		Assinale a alternativa correta: Em circuitos digitais, uma porta OR é?
	
	
	
	Um circuito que tem uma ou mais entradas e a sua saída é igual à combinação destas entradas através de uma operação OR
	
	
	Um circuito que tem duas ou mais entradas e a sua saída é igual à combinação destas entradas através de uma operação NOT OR.
	
	
	Um circuito que tem três entradas e a sua saída é igual à combinação destas entradas através de uma operação AND.
	
	
	Um circuito que tem duas ou mais entradas e a sua saída é igual à combinação destas entradas através de uma operação OR.
	
	
	Um circuito que tem duas ou mais entradas e a sua saída é igual à combinação destas entradas através de uma operação AND.
	
	
	 
		
	
		8.
		Assinale a alternativa correta: Qual das portas lógicas a seguir representa uma função de exclusividade?
	
	
	
	XOR
	
	
	OR
	
	
	NOT OR
	
	
	XNOR
	
	
	AND
	Explicação:
Entre as opções a única que utiliza a exclusividade é o XOR (OR exclusive), isto é  OU exclusivo.
	
	
	 
		
	
		9.
		O espaço existente em um processador é restrito, e o seu uso é definido, em muito, pela arquitetura na qual ele se baseia.
Considerando um processador RISC e um CISC, as suas prioridades de espaço são, respectivamente (baseadas nas arquiteturas):
	
	
	
	Memória cache e registradores de uso geral.
	
	
	Pipeline e registradores de uso específico.
	
	
	Registradores de uso específico e registradores de uso geral.
	
	
	Unidade de controle e pipeline.
	
	
	Registradores de uso geral e unidade de controle.
	Explicação:
RISC = Reduced Instruction Set Computer. ¿ Elementos básicos: ¿ Grande número de registradores de propósito geral. Já as arquiteturas CISC investem em Unidades de Controle poderosas e capazes de executar tarefas complexas
	
	
	 
		
	
		10.
		A arquitetura RISC (Reduced Instruction Set Computer) apresenta um conjunto restrito de instruções, executadas de forma altamente eficiente. Uma das desvantagens desta arquitetura é:
	
	
	
	A necessidade de conversão de código de alto nível em diversas instruções em Assembly, aumentando o número de instruções a serem executadas.
	
	
	O aumento do uso de registradores.
	
	
	A grande necessidade de uso da memória.
	
	
	O aumento do consumo de energia do processador.
	
	
	A grande variedade de instruções disponíveis.
1. A sequência básica de execução de operações primitivas é a definição de:
a) Instrução de máquina.
b) Conjunto de instruções.
c) Ciclo de instrução.
d) Mnemônico.
Parabéns! A alternativa C está correta.
As etapas básicas de um ciclo de instrução podem ser simplificadas para o acrônimo BDE: Buscar instrução na memória. Decodificar a operação a ser realizada e buscar operando, se houver. Executar a operação.
2. Um sistema de computação (S.C.) possui um processador que endereça 4 Mega (M) de endereços de memória principal no máximo. Qual é a largura de seu barramento de endereços (BE) em bits?
a) 4096 bits.
b) 512 bits.
c) 32.768 bits.
d) 22 bits.
Parabéns! A alternativa D está correta.
A quantidade de endereços de memória a serem endereçados pelo barramento de endereços é obtida da seguinte forma: N = 2L
Sendo:
N = Quantidade de endereços.
L = Largura (quantidade) de bits do BE ou de cada endereço.
Temos:
N = 4 Mega endereços (não estamos considerando o conteúdo de cada célula, apenas a quantidade de células existentes).
Cálculo de L:
A tabela a seguir expressa alguns prefixos usados para abreviar valores em computação, nos valores em potência de 2 e em potência de 10.
	Unidade
	Valor em potência de 2
	Valor unitário
	Valor em potência de 10
	Valor unitário
	1k (quilo)
	210
	1024
	103
	1.000
	1M (mega)
	220
	1.048.576
	106
	1.000.000
	1G (giga)
	230
	1.073.741.824
	109
	1.000.000.000
	1T (tera)
	240
	1.099.511.627.776
	1012
	1.000.000.000.000
Desmembrando o valor 4 do prefixo M, podemos escrever o valor 4 da seguinte maneira: 22 = 4
Podemos escrever o prefixo Mega (M) da seguinte maneira: 220 = Mega
Juntando: 4 Mega endereços = 22 × 220
Repetindo a base e somando os expoentes: 222
Assim: 4 M = 222 = 22 bits
1. Qual é e em que área da UCP (processador) se localiza o registrador cujo conteúdo controla a sequência de processamento das instruções de um programa?
a) Unidade de Controle– UC.
b) Registrador de Instrução– RI.
c) Contador de Instrução– CI.
d) Registrador de Dados de Memória- RDM.
Parabéns! A alternativa C está correta.
O registrador é o CI, Contador de Instruções, que armazena o endereço da próxima instrução a ser executada. Fica localizado na área de controle.
2. Qual é a função dos Registradores de Dados?
a) Realizar as operações aritméticas e lógicas existentes no conjunto de instruções do processador.
b) Armazenar os dados a serem manipulados pelas unidades de cálculo.
c) Realizar a movimentação de dados e de instruções de E para o processador.
d) Determinar o período de duração de cada uma de suas atividades e controlar o sincronismo entre elas.
Parabéns! A alternativa B está correta.
Não confunda armazenamento dos dados a serem manipulados pelas unidades de cálculo com armazenamento da instrução a ser executada (ex.: ADD).
1. Na literatura, encontram-se diversas classificações de Sistemas Operacionais (SO). Uma delas classifica os SO nos seguintes tipos: Em lotes (batch), de tempo compartilhado (time sharing) e de tempo real (real time). Sobre esse assunto, considere as assertivas abaixo:
I. Sistemas operacionais de tempo compartilhado e tempo real são dependentes do tempo de execução de cada programa, porém se baseiam em diferentes parâmetros de eficiência.
II. Sistemas do tipo lote (batch) podem ser multitarefa.
III. Sistemas operacionais de tempo real são mais adequados para executar rotinas do tipo lote (batch), se for desejado obter resultados no tempo mais curto possível.
IV. Ao executar um programa do tipo batch, um sistema operacional de tempo compartilhado se comporta como um sistema monotarefa, desativando as rotinas de alternância de programas em execução.
Estão corretas as assertivas:
a) I e IV.
b) II, somente.
c) III, somente.
d) I, II, III e IV.
Parabéns! A alternativa B está correta.
I: Sistemas de tempo compartilhado permitem que múltiplos usuários remotos executem suas tarefas simultaneamente no computador. Sistemas de tempo real possuem o tempo como parâmetro fundamental.
III: O sistema de processamento em lote (batch) processa tarefas de rotina sem a presença interativa do usuário, independentemente do tipo de sistema operacional que o executa.
IV: A afirmação da execução do sistema operacional de tempo compartilhado não procede.
2. A ilustração gráfica a seguir representa um sistema que utiliza uma técnica na qual as solicitações de entrada ou saída de dados e a execução de uma única tarefa devem ser executadas pela CPU em alternância de tempo. Apenas uma tarefa pode utilizar os recursos disponíveis até que ela seja encerrada, dando lugar a outra tarefa.
Essa técnica é conhecida como:
a) Multiprogramação.
b) Monousuário.
c) Multiusuário.
d) Monoprogramação.
Parabéns! A alternativa D está correta.
Nos Sistemas monoprogramáveis, o processador, memória e periféricos permanecem dedicados exclusivamente à execução de um programa.
Parte superior do formulário
1. SENDO OS VALORES PARA AS VARIÁVEIS DE ENTRADA COM 4 BITS A = 0110 E B = 1101, QUAL É O RESULTADO DA FUNÇÃOZ = A • B?
a) Z = 0100
b) Z = 1011
c) Z = 1111
d) Z = 1101
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa A está correta.
Como existem duas variáveis de entrada com 4 bits, é necessário efetuar o cálculo da função AND bit a bit entre o par de variáveis, da seguinte forma:
Parte superior do formulário
2. QUAL SERIA A FUNÇÃO LÓGICA QUE REPRESENTARIA O SEGUINTE CENÁRIO: EM UM AMBIENTE MONITORADO, EXISTEM SENSORES E UMA CENTRAL DE ALARME. NESTE CASO, O ALARME SONORO Y SERÁ DISPARADO (VERDADEIRO), SE PELO MENOS UM DOS TRÊS SENSORES (A, B E C) ESTIVER ATIVADO (VERDADEIRO).
a) Y = A . B . C
b) Y = A . B + C
c) Y = A . (B + C)
d) Y = A + B + C
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa D está correta.
Para produzir essa solução, vamos construir a Tabela Verdade com 3 variáveis de entrada (A,B,C) e uma de saída Y. O valor de saída deverá ser restrito ao cenário, isto é, o alarme somente não irá disparar se nenhum dos sensores estiver ativo.
Neste caso, a representação será uma função OR com três entradas e uma saída, isto é, a saída será VERDADEIRA sempre que existir ao menos uma entrada verdadeira.
Y = A + B + C
Apenas para subsidiar a solução, considere a função OR para as duas primeiras variáveis A + B. O resultado somente será falso se ambas as entradas forem FALSAS. Agora, combinando este resultado (FALSO) com a função OR e a variável C. Novamente, somente será FALSO quando ambas as entradas forem FALSAS.
Parte superior do formulário
1. QUAL DAS EXPRESSÕES INDICADAS REPRESENTAM O CIRCUITO EQUIVALENTE AO CIRCUITO ABAIXO?
a) X = A + A
b) X = A . A
c) X = A
d) X = A
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa D está correta.
Para analisar a equivalência, é necessário, inicialmente, produzir a Tabela Verdade para o circuito cuja expressão é X = A = A
Levando em consideração o resultado apresentado na tabela acima, temos:
A resposta é considerada:
X=A•A¯=A¯
Parte superior do formulário
2. QUAL DAS EXPRESSÕES INDICADAS REPRESENTA O CIRCUITO EQUIVALENTE À FIGURA A SEGUIR?
a) X = A + A
b) X = A • A
c) X = A ⊕ A
d) X = A
Parabéns! A alternativa D está correta.
Para analisar a equivalência, é necessário, inicialmente, produzir a Tabela Verdade para o circuito cuja expressão é:
X=A+A¯
Levando em consideração o resultado apresentado na tabela acima, temos:
Novamente a resposta é considerada:
Parte superior do formulário
1. QUAL É A EXPRESSÃO SIMPLIFICADA QUE REPRESENTA O CIRCUITO ABAIXO?
a) X = A + B
b) X = A • B
c) X = A + B
d) X = A ⊕ B
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa D está correta.
Para efetuar a simplificação, é necessário, inicialmente, escrever a expressão que representa este circuito. Como todas as portas utilizadas são NAND, será mais fácil de compreender. Apenas, como sugestão, procure interpretar a expressão a partir do valor de saída.
X=A•A•B¯¯•B•A•B¯¯¯ , aplicando a regra De Morgan, temos
X=A•A•B¯¯+B•A•B¯¯¯ , aplicando a regra da involução, temos
X=A•A•B¯+B•A•B¯ , aplicando a regra distributiva, temos
X=A•B¯•A+B , aplicando a regra De Morgan, temos
X = (A   +   B) • (A + B)
X=A¯•A+A¯•B+B¯•A+B¯•B , aplicando a regra do complemento, em que
A¯•A=0eB¯•B=0 , temos
X=A¯•B+B¯•A , aplicando a propriedade do XOR, temos
X = A ⊕ B
Assim, seria possível, a partir de um circuito com portas NAND, substituí-lo por uma porta XOR.
Parte superior do formulário
a) K=0; L=0; M=0; N=1
b) K=0; L=1; M=1; N=1
c) K=1; L=0; M=1; N=0
d) K=0; L=1; M=1; N=0
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa D está correta.
Como o circuito apresenta duas variáveis binárias de entrada, existem somente quatro combinações distintas, sendo assim, a construção da Tabela Verdade dependerá da expressão que representa o circuito, como apresentado na questão anterior a
X=A•A•B¯¯•B•A•B¯¯¯
A Tabela Verdade será:
Conforme apresentado, o resultado da Tabela Verdade da expressão X=A•A•B¯¯•B•A•B¯¯¯ é a mesma da expressão X = A ⊕ B
Cálculo
Como existem 4 estágios, cada instrução demandará percorrer 4 ciclos para ser executada e cada estágio ocupa 1 ciclo.
NI = número da instrução
	Ciclo
	1º estágio
	2º estágio
	3º estágio
	4º estágio
	1
	1l
	
	
	
	2
	2l
	1l
	
	
	3
	3l
	2l
	1l
	0
	4
	4l
	3l
	2l
	1l
	5
	5l
	4l
	3l
	2l
	6
	6l
	5l
	4l
	3l
	7
	7l
	6l
	5l
	4l
	8
	8l
	7l
	6l
	5l
	9
	9l
	8l
	7l
	6l
	10
	
	9l
	8l
	7l
	11
	
	
	9l
	8l
	12
	
	
	
	9l
Assim, serão necessários 12 ciclos para que a nona instrução seja executada completamente.
Parte superior do formulário
1. Considere um processador com pipeline ideal de 4 estágios, em que cada estágio ocupa um ciclo de processador. A execução de um programa com 9 instruções, utilizando os 4 estágios, levará:
a) 28 ciclos.
b) 18 ciclos.
c) 24 ciclos.
d) 12 ciclos.
Parte inferior do formulário
Responder
Parte superior do formulário
2. Considere um sistema com 1000 instruções, frequência de 100MHz e arquitetura de pipeline de 5 estágios e leia as perguntas a seguir:
I. Qual é o tempo necessário para executar uma instrução?
II. Qual é o tempo necessário para executar integralmente o programa sem a utilização do pipeline?
III. Qual é o tempo necessário para executar integralmente o programa com a utilização do pipeline?
Assinale a alternativa que apresenta a resposta correta:
a) O tempo necessário para executar uma instrução é igual a 50𝜇𝑠.
b) O tempo necessário para executar todas as instruções sem pipeline é menor do que 10𝑛𝑠.
c) O tempo necessário para executar todas as instruções sem pipeline é igual a 50𝜇𝑠.
d) O tempo necessário para executar todas as instruções com pipeline é igual a 50𝜇𝑠.
e) O tempo necessário para executar uma instrução é igual a 10𝜇𝑠.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa C está correta.
Como o período T = 1/f, onde f = frequência em Hz e T = período em segundos, temos:
v=ΔSt→t=4,0 km80 km/h→t=0,05h=3min m
	
I - Neste caso, 1 ciclo é igual a 10ns, então, o tempo para a execução da instrução é tempo de 1 ciclo = T x número de estágios = 5 * 10ns = 50ns
II – O tempo total de execução sem o pipeline é:
• Tempo Total sem pipeline = T * Número de estágios * Número de instruções
• Tempo Total sem pipeline = 10ns * 5 * 1000 = 50000ns
• Tempo Total sem pipeline = 50000ns = 5∗104*10-9=50∗10-6=50𝜇𝑠
Parte superior do formulário
1. Quanto à comparação entre redes multiestágio e barramento de barras cruzadas, pode-se afirmar:
 I. No crossbar switch (barras cruzadas) a quantidade de chaves (switch) é menor do que em uma rede Ômega (multiestágio).
II. No crossbar switch (barras cruzadas) há um crescimento exponencial do número de chaves e nas redes Ômega há um crescimento logarítmico.
III. A solução implementada pela crossbar switch (barras cruzadas) não é bloqueante.
Assinale a alternativa correta 
a) I, II e III estão corretas.
b) I, II e III estão incorretas.
c) Somente I e III estão corretas.
d) Somente II está correta.
e) Somente II e III estão corretas.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa E está correta.
Na solução por barras cruzadas, vamos supor que existam N processadores e N módulos de memória; nesse caso, o crescimento da quantidade de chaves será Q = N x N, isto é, a quantidade de chaves será Q = N2. Um crescimento exponencial.
Na solução de redes ômega, como estamos utilizando chaves 2 x 2 (2 entradas e 2 saídas), cada chave na extremidade da rede conectará 2 processadores e 2 módulos de memória por chave. Então, teremos em uma camada N/2 chaves por processador e por módulo de memória.
Para calcular o número de camadas x, será necessário calcular 𝑥=log2⁡𝑁 . Logo, a quantidade de chaves será 𝑄= 𝑁/2 log2⁡𝑁. Um crescimento logarítmico.
Por fim, a solução das barras cruzadas não é bloqueante, pois permitirá a conexão simultânea de vários processadores a qualquer módulo de memória. A única restrição será cada processador acessar somente um módulo de memóriapor vez e vice-versa. Sendo assim, as afirmativas II e III estão corretas.
Parte superior do formulário
2. Quanto à comparação entre organizações de acesso uniforme à memória (UMA) e acesso não uniforme à memória (NUMA), pode-se afirmar:
I. No UMA, a uniformidade do acesso à memória é garantida em função do acesso à memória por meio de um barramento comum compartilhado por todos os processadores.
II. No NUMA, há barramentos independentes entre os módulos de memória e os processadores. Além disso, poderá haver um barramento compartilhado para permitir a comunicação entre os processadores.
III. Tanto no UMA como no NUMA, não haverá limitações em função da taxa de processadores nessas estruturas.
Assinale a alternativa correta:
a) I, II e III estão corretas
b) I, II e III estão incorretas.
c) Somente I e II estão corretas.
d) Somente II está correta.
e) Somente II e III estão corretas.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa C está correta.
As alternativas I e II estão especificadas na própria definição dessas organizações. Entretanto, na afirmativa III haverá problemas de escala em ambas as soluções: incialmente na UMA, por se tratar de um barramento único compartilhado, o aumento de processadores introduzirá uma maior complexidade no controle de fluxo de comunicação entre os processadores e, consequentemente, o barramento tenderá a saturar mais facilmente do que no NUMA.
Parte superior do formulário
1. Dentre as alternativas abaixo, qual delas não é considerada uma das principais variáveis na organização multicore:
a) Número de cores processadores no chip.
b) Número de níveis da memória cache.
c) Cache L1 compartilhada.
d) Quantidade de memória cache compartilhada.
e) O emprego do multithreading simultâneo.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa C está correta.
A quantidade de cache compartilhada é importante, mas não exclusivamente a cache L1.
Parte superior do formulário
. Considere os termos abaixo e relacione-os aos respectivos significados:
I. Simultaneous Multiprocessing (SMP)
II. Multithreading
III. Multithreading simultâneo SMT
IV. Multicore
A. Processador possui a capacidade de executar mais de uma thread no mesmo instante.
B. Técnica que permite explorar TLP (paralelismo a nível de threads) e ILP (paralelismo a nível de instrução).
C. Múltiplos núcleos de execução em um processador.
D. Arquitetura que permite a mais de um processador compartilhar recursos de memória, discos e rodar no mesmo SO.
Assinale a alternativa correta:
a) I (A) - II (B) - III (C) - IV (D)
b) I (B) - II (C) - III (D) - IV (A)
c) I (C) - II (D) - III (A) - IV (B)
d) I (D) - II (B) - III (A) - IV (C)
e) I (A) - II (C) - III (D) - IV (B)
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa D está correta.
A configuração correta é:
I- Simultaneous Multiprocessing (SMP) -> D- Arquitetura que permite a mais de um processador compartilhar recursos de memória, discos e rodar no mesmo SO.
II- Multithreading -> A- Processador possui a capacidade de executar mais de uma thread no mesmo instante.
III- Multithreading simultâneo SMT -> B- Técnica que permite explorar TLP (paralelismo a nível de threads) e ILP (paralelismo a nível de instrução).
IV- Multicore -> C- Múltiplos núcleos de execução em um processador.
Parte superior do formulário
1. A abordagem CISC para arquitetura do processador possui diversas características e peculiaridades, como a combinação de operações e formas de armazenamento, com o objetivo de aperfeiçoar a execução das instruções.
Assinale a alternativa em que as operações, quando presentes como etapas da mesma instrução, permitem caracterizar a presença de uma abordagem CISC.
a) Operação Aritmética na ULA e armazenamento na memória.
b) Busca de Registrador e Operação Aritmética na ULA.
c) Busca de Registrador e Escrita de Registrador.
d) Busca de Registrador e armazenamento na memória.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa A está correta.
A abordagem CISC tem como principal característica a execução de operações complexas, como a combinação de operações aritméticas e o acesso direto à memória (para busca ou escrita de dados). A única opção que garante que tal operação complexa está acontecendo é a letra A, pois as demais podem ocorrer em operações simples.
Parte superior do formulário
2. Os processadores CISC possuem várias características que, quando agregadas, permitem classificá-los dessa forma.
Assinale a opção que não representa uma característica de processadores CISC.
a) Múltiplos tipos de endereçamento.
b) Conjunto de muitas instruções.
c) Unidade de controle simples.
d) Pipeline com poucos estágios.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa C está correta.
Por conter muitas instruções possíveis e diferentes, a Unidade de Controle CISC é complexa. Ela precisa decodificar qual instrução será executada e gerar todos os seus sinais de controle.
Parte superior do formulário
1. A abordagem RISC para a arquitetura do processador tem diversas características e peculiaridades. Assinale a alternativa que contém duas dessas características.
a) Grande conjunto de instruções e pipeline com poucos estágios.
b) Endereçamento múltiplo e pipeline com poucos estágios.
c) Endereçamento tipo R-R e pequeno conjunto de instruções.
d) Endereçamento tipo R-M e grande quantidade de registradores.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa C está correta.
A abordagem RISC tem como principais características: pequeno conjunto de instruções, endereçamento do tipo R-R (exceto por LOAD e STORE), pipeline de poucos estágios e grande quantidade de registradores.
Parte superior do formulário
1. A abordagem RISC para a arquitetura do processador tem diversas características e peculiaridades. Assinale a alternativa que contém duas dessas características.
a) Grande conjunto de instruções e pipeline com poucos estágios.
b) Endereçamento múltiplo e pipeline com poucos estágios.
c) Endereçamento tipo R-R e pequeno conjunto de instruções.
d) Endereçamento tipo R-M e grande quantidade de registradores.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa C está correta.
A abordagem RISC tem como principais características: pequeno conjunto de instruções, endereçamento do tipo R-R (exceto por LOAD e STORE), pipeline de poucos estágios e grande quantidade de registradores.
Parte superior do formulário
2. Um processador RISC busca implementar um pipeline pequeno e bastante eficiente. Com relação a essa afirmação, podemos definir como pipeline ideal aquele que teoricamente consiga executar:
a) 1 instrução a cada 5 pulsos de Clock.
b) 1 instrução por ciclo de Clock.
c) 2 instruções por ciclo de Clock.
d) 5 instruções por ciclo de Clock.
Parte inferior do formulário
Responder
Comentário
Parabéns! A alternativa B está correta.
O pipeline ideal tenta realizar 1 instrução por ciclo, com cada etapa sendo executada de forma independente em 1 ciclo.
Embora cada instrução leve n ciclos para ser executada (onde n é o número de estágios do pipeline), o pipeline como um todo finaliza 1 instrução por ciclo.
Parte inferior do formulário