Avalie as asserções a seguir e a relação proposta entre elas. I. Quando se adota VHDL para descrever um contador, dispensa-se a necessidade de arma...

Avalie as asserções a seguir e a relação proposta entre elas.
I. Quando se adota VHDL para descrever um contador, dispensa-se a necessidade de armazenar o estado do contador entre pulsos de clock.
PORQUE
II. Uma vez que são usadas para as devidas conexões de diversas partes do projeto, VARIABLEs se mostram exatamente como SIGNALs.
Avaliando as asserções anteriores, conclui-se que:

I. Quando se adota VHDL para descrever um contador, dispensa-se a necessidade de armazenar o estado do contador entre pulsos de clock.
II. Uma vez que são usadas para as devidas conexões de diversas partes do projeto, VARIABLEs se mostram exatamente como SIGNALs.
a. as duas asserções são verdadeiras e a segunda não justifica a primeira.
b. as duas asserções são falsas.
c. a primeira asserção é falsa e a segunda é verdadeira.
d. a primeira asserção é verdadeira e a segunda é falsa.
e. as duas asserções são verdadeiras e a segunda justifica a primeira.