Para o circuito abaixo, seguindo o modelo de atraso unitário ( unit delay ), onde a entrada B faz uma transição de nível lógico 1 para nível lógico...

Para o circuito abaixo, seguindo o modelo de atraso unitário ( unit delay ), onde a entrada B faz uma transição de nível lógico 1 para nível lógico 0 em t1. Considere o tempo t0 à t1 sendo igual ao atraso unitário tk à tk+1. . Sendo assim qual o valor lógico da saída G e em qual período de tempo ele ocorre?