Vamos analisar as opções: A) CPU, CLBs e grade de interconexão programável - Errado, FPGA não possui uma CPU. B) Blocos de entrada/saída (E/S) configuráveis e grade de interconexão programável - Correto. C) SRAM, CLBs e LUTs - Incorreto, não menciona os blocos de entrada/saída. D) CLBs, blocos de entrada/saída (E/S) configuráveis e grade de interconexão programável - Correto. E) ROM, portas de E/S e SRAM - Incorreto, não menciona a grade de interconexão programável. Portanto, as alternativas corretas são B) Blocos de entrada/saída (E/S) configuráveis e grade de interconexão programável e D) CLBs, blocos de entrada/saída (E/S) configuráveis e grade de interconexão programável.
Para escrever sua resposta aqui, entre ou crie uma conta
Arquitetura de Redes de Computadores
•ESTÁCIO
Arquitetura e Organização de Computadores
Compartilhar