3) De acordo com o fragmento de código e o esquema de processador pipeline multiciclo abaixo, responda as questões a seguir: S.D F1, 0(R2) ADD.D F1,F1,F2 MUL.D F2,F3,F4 L.D F2,0 (R2) S.D F2,0(R2) a. Analisando o código acima, quais tipos de hazards de dados podem acontecer? indique quais instruções e quais registradores poderão causar o hazard caso não exista nenhum hardware de adiantamento ou bypassing. b. Mostre a temporização dessa sequência de instruções sem nenhum hardware de adiantamento ou bypassing, mas supondo que uma leitura e uma escrita de registrador no mesmo ciclo de clock “adiantam” através do banco de registradores. Além disso, só é possível realizar uma única escrita no banco de registradores por vez e apenas um acesso à memória de dados ou de instruções ao mesmo tempo. c. Mostre a temporização dessa sequência de instruções com hardware completo de adiantamento ou bypassing. Indique em sua resposta quais foram os adiantamentos ou bypassing realizados. Além disso, só é possível realizar uma única escrita no banco de registradores por vez e apenas um acesso à memória de dados ou de instruções ao mesmo tempo.