Grátis: Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeiramente o componente deve ser declarado, podendo ... – Questões Respondidas

Eletrônica Digital

Outros

Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN.
Para chamar o componente na região operacional da arquitetura (após a palavra reservada BEGIN), o comando que estabelece a conexão entre as portas da entidade de projeto com as portas da entidade do componente é:
A COMPONENT
B PORT
C PORT MAP
D FUNCTION
E SIGNAL

Exercícios Para o Conhecimento

ano passado

Exercícios Para o Conhecimento

ano passado

Lógica Programável em VHDL

Lógica Programável em VHDL

Respostas

Ed

ano passado

Para chamar um componente em VHDL e estabelecer a conexão entre as portas da entidade de projeto e as portas da entidade do componente, utilizamos o comando que faz essa ligação. Analisando as alternativas: A) COMPONENT - Esta palavra é usada para declarar o componente, mas não para estabelecer a conexão. B) PORT - Refere-se às portas do componente, mas não é o comando para conectar. C) PORT MAP - Este é o comando correto que estabelece a conexão entre as portas da entidade e as portas do componente. D) FUNCTION - Refere-se a uma função, não à conexão de componentes. E) SIGNAL - Refere-se a sinais, mas não é o comando para conectar portas. Portanto, a alternativa correta é: C) PORT MAP.

Essa resposta te ajudou?

0

0

Libere essa resposta sem enrolação!

Craque Neto

Craque Neto

Cadastre-se ou realize login

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Ainda com dúvidas?

Envie uma pergunta e tenha sua dúvida de estudo respondida!

Essa pergunta também está no material:

Lógica Programável em VHDL

Lógica Programável em VHDL

Mais perguntas desse material

O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado. Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles:
A) WHEN, GENERATE, CASE
B) WHEN, GENERATE, BLOCK
C) WAIT, GENERATE, BLOCK
D) WHEN, GENERATE, LOOP
E) WHEN, CASE, BLOCK

Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada. Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
A) PROCESS, FUNCTION, COMPONENT
B) PROCESS, PACKAGE, PROCEDURE
C) PROCESS, FUNCTION, PROCEDURE
D) FUNCTION, PROCEDURE, BLOCK
E) FUNCTION, PROCESS, MAP

A linguagem VHDL permite a implementação de subprogramas.
Dadas as seguintes sentenças: I – Os subprogramas compreendem uma região de código sequencial. II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. III – A função permite retornar um ou mais valores. IV – No procedimento o comando RETURN é obrigatório. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
I – Os subprogramas compreendem uma região de código sequencial.
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial.
III – A função permite retornar um ou mais valores.
IV – No procedimento o comando RETURN é obrigatório.
A F, V, F, V
B V, F, V, V
C F, V, V, V
D V, F, V, F
E V, V, F, F

A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
A vários pacotes
B várias constantes
C vários mapeamentos de portas
D várias arquiteturas
E várias bibliotecas