POLLYANE RODRIGUES FERNANDES DA SILVA RU: 3306503 PROTOCOLO: 202512083306503878832B CC Disciplina(s): Data de início: 10/12/2025 21:29 Lógica Programá

Question

POLLYANE RODRIGUES FERNANDES DA SILVA RU: 3306503 PROTOCOLO: 202512083306503878832B CC Disciplina(s): Data de início: 10/12/2025 21:29 Lógica Programável Prazo máximo entrega: 10/12/2025 22:29 0:00:05 Questão 1/10 Lógica Programável A entidade de projeto (design entity) é composta de duas partes, a primeira é a declaração da entidade e a segunda é a sua arquitetura. Pesquisar por imagem As palavras-chave da linguagem VHDL empregadas na criação de uma estrutura mínima para a declaração da entidade, na ordem em que se apresentam, são: A ENTITY, OF, IS, END B ENTITY, IS, PORT, END C ENTITY, OF, PORT, END D ENTITY, BEGIN, PORT, END E ENTITY, BEGIN, IS, PORT

Ed · Answer

Para responder à sua pergunta sobre a linguagem VHDL e a declaração de uma entidade, vamos analisar as opções apresentadas.

A declaração de uma entidade em VHDL geralmente segue a seguinte estrutura:

1. **ENTITY**: Define o nome da entidade.
2. **PORT**: Define as entradas e saídas da entidade.
3. **IS**: Introduz a descrição da entidade.
4. **END**: Finaliza a declaração da entidade.

Agora, vamos analisar as alternativas:

a) **ENTITY, OF, IS, END** - "OF" não é usado na declaração da entidade.
b) **ENTITY, IS, PORT, END** - Esta sequência está correta, pois "IS" é usado antes de "PORT".
c) **ENTITY, OF, PORT, END** - "OF" não é correto aqui.
d) **ENTITY, BEGIN, PORT, END** - "BEGIN" não é usado na declaração da entidade.
e) **ENTITY, BEGIN, IS, PORT** - "BEGIN" não é correto na declaração.

A alternativa que apresenta as palavras-chave na ordem correta para a declaração da entidade em VHDL é: **b) ENTITY, IS, PORT, END**.

Algoritmos

Respostas

Ainda com dúvidas?

Mais conteúdos dessa disciplina