Vamos analisar cada alternativa com base nas características das arquiteturas RISC e CISC e o uso de pipeline: A) Incorreta. Processadores RISC possuem instruções de largura fixa, o que facilita a implementação de pipeline eficiente. Já os processadores CISC geralmente têm instruções de tamanho variável, o que dificulta o pipeline. B) Incorreta. Na arquitetura RISC, a técnica load/store exige que os operandos sejam carregados em registradores antes de serem usados, ou seja, não acessam operandes diretamente na memória nas instruções aritméticas. C) Correta. Processadores RISC possuem um conjunto reduzido de instruções com largura fixa, poucos modos de endereçamento e utilizam a técnica load/store, o que favorece a implementação eficiente de pipeline e permite a execução de instruções em um ciclo de clock. D) Incorreta. A arquitetura CISC geralmente utiliza microcódigos para executar instruções complexas, e as instruções podem levar múltiplos ciclos de clock. E) Incorreta. Arquiteturas RISC possuem poucos modos de endereçamento, não muitos, justamente para simplificar o design e melhorar o desempenho. Portanto, a alternativa correta é: C) Processadores RISC possuem menor número de instruções com largura fixa, menor quantidade de modos de endereçamento e utilizam a técnica load/store, O que favorece a implementação de pipeline eficiente e execução em um ciclo de clock.