A maior rede de estudos do Brasil

Arquitetura de computadores: MEMÓRIA

Considere um microprocessador de 32 bits que tem uma cache associativa em conjunto com quatro linhas por conjunto de 16 KBytes no chip. Suponha

que a cache tenha um tamanho de linha de quatro palavras de 32 bits. Desenhe um diagrama de blocos dessa cache, mostrando sua organização

e como os diferentes campos de endereço são usados para determinar um acerto/falha de cache. Onde, na cache, a palavra no local de memória

ABCDE8F8 é mapeada?


Ainda não temos resposta. Você sabe responder?