RELATÓRIO 4 DE TÉCNICAS DIGITAIS

Prévia do material em texto

Universidade do Estado do Rio de Janeiro
Departamento de Eletrônica e Telecomunicações
Faculdade de Engenharia
Laboratório de Técnicas Digitais 1
 Turma 1
Alexandre Teixeira dos Santos
201220446911
Experiência 4
PROJETO CONTADORES COM FF-JK
Mestre: Flávio Alencar do Rêgo Barros
Data da Experiência: 06/09/2021
Data de Entrega: 20/09/2021
1 - Objetivo
Utilizar o programa escolhido (LOGSIM), para projetar um contador “up” binário de 4 bits usando FF-D ou FF-JK com CLEAR ativo em ALTO e sensível à borda de descida.
2 - Introdução
Flip Flop
Introdução a Circuito Sequencial:
Na lógica combinacional, as células básicas para a construção dos circuitos são as portas lógicas, já na lógica sequencial, as células básicas são os circuitos biestáveis ou chamados flip-flop. São amplamente utilizados por causa de sua característica de "memória". O flip-flop pode ser utilizado para armazenar um bit, ou um digito binário. A informação armazenada em um conjunto de flip-flop pode representar o valor de um contador, um caractere ASCII em uma memória de um computador ou qualquer outra parte de uma informação. O flip-flop lembra o estado anterior de máquina, e a lógica digital utiliza este estado para calcular o próximo estado. Um flip-flop tipicamente inclui zero, um ou dois sinais de entrada, um sinal de clock, e um sinal de saída, apesar de muitos flip-flop comerciais proverem adicionalmente o complemento do sinal de saída. Alguns flip-flop também incluem um sinal da entrada clear, que limpa a saída atual. Como os flip-flop são implementados na forma de circuitos integrados, eles também necessitam de conexões de alimentação. A pulsação ou mudança no sinal do clock faz com que o flip-flop mude ou retenha seu sinal de saída, baseado nos valores dos sinais de entrada e na a não existe equação característica do flip-flop. De forma geral podemos representar o flip-flop como um bloco onde temos 2 saídas: "Q" e "Q*" (Q linha), entrada para as variáveis e uma entrada de controle (Clock). A saída Q será a principal do bloco. Este dispositivo possui basicamente dois estados de saída. Para o flip-flop assumir um destes estados é necessário que haja uma combinação das variáveis e do pulso de controle (Clock). Após este pulso, o flip-flop permanecerá neste estado até a chegada de um novo pulso de clock e, então, de acordo com as variáveis de entrada, mudará ou não de estado. Quatro tipos de flip-flop possuem aplicações comuns em sistemas de clock sequencial: estes são chamados o flip-flop T ("toggle"), o flip-flop S-R ("set-reset"), o flip-flop J-K e o flip-flop D ("delay"). O comportamento de um flip-flop é descrito por sua equação característica, que prevê a "próxima" (após o próximo pulso de clock) saída, Qnext, em termos dos sinais de entrada e/ou da saída atual, Q. O primeiro flip-flop eletrônico foi inventado em 1919 por William Eccles e F. W. Jordan (Radio Review Dez 1919 páginas 143 em diante). Ele foi inicialmente chamado de circuito de disparo Eccles-Jordan. O nome flip-flop posterior descreve o som que é produzido em um alto-falante conectado a uma saída de um amplificador durante o processo de chaveamento do circuito.
Tipos de Flip-Flop
Flip-Flop tipo RS
Um flip-flop RS é um biestável básico porque dele se derivam os demais tipos. O flip-flop "set/reset" ativa (set, muda sua saída para o nível lógico 1, ou retém se este já estiver em 1) se a entrada S ("set") estiver em 1 e a entrada R ("reset") estiver em 0 quando o clock for mudado. O flip-flop desativa (reset, muda sua saída para o nível lógico 0, ou a mantém se esta já estiver em 0) se a entrada R ("reset") estiver em 1 e a entrada S ("set") estiver em 0 quando o clock estiver habilitado. Se ambas as entradas estiverem em 0 quando o clock for mudado, a saída não se modifica. Se, entretanto, ambas as entradas estiverem em 1 quando o clock estiver habilitado, nenhum comportamento particular é garantido. Estrutura de Um Flip-Flop RS.
Onde:
S(Set) é a entrada que posiciona a saída
Q em nível 1. R(Reset) é a entrada que posiciona a saída Q em nível 0.
Q representa o sinal de saída do flip-flop.
Q/ representa o complemento do sinal de saída do flip-flop.
	S
	R
	Q
	0
	0
	Qa
	0
	1
	0
	1
	0
	1
	1
	1
	*não permitido
*Quando se diz não permitido, significa que se for aplicado nível lógico 1 em R e S, as saídas Q e Q/ terão nível 1. Verídico, porém contraditório!
Flip-Flop tipo JK
O flip-flop J-K aprimora o funcionamento do flip-flop RS interpretando a condição S = R = 1 como um comando de inversão. Especificamente, a combinação J = 1, K = 0 é um comando para ativar (set) a saída do flip-flop. A combinação J = 0, K = 1 é um comando para desativar (reset) a saída do flip-flop; e a combinação J = K = 1 é um comando para inverter o flip-flop, trocando o sinal de saída pelo seu complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T. Estrutura de Um Flip-Flop JK.
Onde:
> é a entrada de clock
J e K são as entradas de dados
Q representa o sinal de saída do flip-flop.
Q/ representa o complemento do sinal de saída do flip-flop.
Q* é o próximo estado do Q
	J
	K
	Q
	Q*
	0
	X
	0
	0
	1
	X
	0
	1
	X
	1
	1
	0
	X
	0
	1
	1
Flip-Flop tipo D
O flip-flop D ("data" ou dado, pois armazena o bit de entrada) possui uma entrada, que é ligada diretamente à saída quando o clock é mudado. Independentemente do valor atual da saída, ele irá assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0 se D = 0 quando o clock for mudado. Este flip-flop pode ser interpretado como uma linha de atraso primitiva ou um hold de ordem zero, visto que a informação é colocada na saída um ciclo depois de ela ter chegado na entrada. Estrutura de Um Flip-Flop D
Onde:
> é a entrada de clock
D é as entradas de dados
Q representa o sinal de saída do flip-flop.
Q* é o próximo estado do Q
	D
	Q
	Q*
	0
	X
	0
	1
	X
	1
Flip-Flop tipo T
Se a entrada T estiver em estado lógico alto, o flip-flop T ("toggle") muda o estado da saída sempre que a entrada de clock sofrer uma modificação. Se a entrada T foi baixa, o flip-flop mantém o valor anterior da saída. Estrutura de Um Flip-Flop T
Onde:
> é a entrada de clock
T é as entrada toggle
Q representa o sinal de saída do flip-flop.
Q* é o próximo estado do Q
	T
	Q
	Q*
	0
	0
	0
	0
	1
	1
	1
	0
	1
	1
	1
	0
3 - Material Utilizado
Programa LOGSIM
4 - Procedimento Experimental
4.1 – Tabela Verdade do contador “up”.
Tabela 1
4.2 – Projetou-se um contador “up” binário de 4 bits usando FF-JK
4.2.1 – Número 0
Figura 1
4.2.2 – Número 1
Figura 2
4.2.3 – Número 2
Figura 3
4.2.4 – Número 3
Figura 4
4.2.5 – Número 4
Figura 5
4.2.6 – Número 5
Figura 6
4.2.7 – Número 6
Figura 7
4.2.8 – Número 7
Figura 8
4.2.9 – Número 8
Figura 9
4.2.10 – Número 9
Figura 10
4.3 – Modificou-se o projeto inicial para virar um contador BCD.
Figura 11
5 – Conclusão
	Verificou-se com o programa (LOGSIM)o que foi pedido, foi construído o circuito contador (0-9), com o flip-flop JK. Portanto a entrada deve ser um número decimal de 0 a 9 (ou na forma binária, de 0000 a 1001). A combinação 1100, por exemplo, nunca ocorre e para essa combinação, tanto faz a saída assumir 0 ou 1. Uma tabela completa teria 16 linhas (isto é,linhas), onde nas linhas 1010 até 1111 as saídas são geralmente marcadas como X (significando ``tanto faz''). O descodificador interpretou o código (BCD) e gerou os sinais para ligar o digito correspondente a um código no display de 7 segmentos, mostrado no item 4.3, figura 11.
6 – Bibliografia
Apostila de Técnicas Digitais 1 – Cap. 4
https://edisciplinas.usp.br/pluginfile.php/5619449/mod_resource/content/1/Lab%202b%20-%20Latches_FlipFlops.pdf
http://www.mecaweb.com.br/eletronica/content/e_flip_flop#:~:text=Flip%2DFlop%20tipo%20JK&text=A%20combina%C3%A7%C3%A3o%20J%20%3D%200%2C%20K,torna%20um%20flip%2Dflop%20T.&text=Q%20representa%20o%20sinal%20de%20sa%C3%ADda%20do%20flip%2Dflop.