Prática decodificadores

Prévia do material em texto

1. INTRODUÇÃO 
 
 
O presente relatório tem como intuito apresentar a simulação de um circuito lógico que 
utiliza princípios de descodificação BCD para 7 segmentos. A realização da prática se dará por 
meio de softwares adequados ao objetivo e que simulariam condições para coleta de resultados e 
discussões futuras. Sendo assim, deve-se estar ambientado com a descrição do circuito na qual se 
deseja analisar, posto isso será apresentada uma breve síntese do conteúdo proposto para a 
realização da atividade. 
 Os sistemas digitais conseguem dados codificados em binário e informações que, de algum 
modo, são submetidas a operações. Para isso, uma das operações necessárias requer a utilização de 
circuitos decodificadores, que se trata de um circuito lógico combinacional, que converte um 
código binário de N entradas em M saídas, de modo que cada linha da saída será ativada por uma 
única combinação das possíveis entradas. A Figura 1 remete ao que foi mencionado anteriormente. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 1- Decodificador de 3 linhas para 8 linhas. 
 
 
 
 A partir da Figura 1, se pode inferir que o decodificador é um circuito com três entradas e 
23 = 8 saídas, com todas saídas ativadas em ALTO, verifica-se também que a única linha ativada 
em ALTO corresponderá justamente ao valor em decimal correspondente ao valor de entrada CBA, 
exemplo: apenas quando as entradas forem 0002, a saída O0 irá para nível ALTO. 
 Sabemos que a maioria dos dispositivos digitais possui meios para apresentar informações para 
usuários ou operadores daquele equipamento, e para isso podemos contar com o display de sete 
segmentos que é formado por sete leds, posicionados de modo a possibilitar a formação de números 
decimais. A figura 2 exemplifica o uso do decodificador BCD de 4 entradas para 7 segmentos. 
 
 
 
O descodificador tem a função de interpretar o código (BCD) e gerar os sinais para ligar o 
digito correspondente a este código no display de 7 segmentos. O display de 7 segmentos da Figura 
2 é do tipo anodo comum, uma vez que os anodos de todos os segmentos são conectados juntos ao 
𝑉𝑐𝑐. Cada segmento será representado pelas letras: 𝑎, 𝑏. 𝑐. 𝑑. 𝑒. 𝑓 𝑒 𝑔. Por exemplo, para apresentar 
o número “0”, os segmentos 𝑎, 𝑏. 𝑐. 𝑑. 𝑒. 𝑓 se acenderam (recebendo nível BAIXO), enquanto 
Figura 2- Decodificador/driver BCD para 7 segmentos acionando um display de LEDs de 7 segmentos tipo 
anodo comum. 
 
 
 
apenas o segmento 𝑔 ficará apagado, recebendo nível lógico ALTO. A tabela 1 a seguir 
exemplificará o processo discorrido. 
 
 
D C B A a b c d e f g DISPLAY 
0 0 0 0 0 0 0 0 0 0 1 0 
0 0 0 1 1 0 0 1 1 1 1 1 
0 0 1 0 0 0 1 0 0 1 0 2 
0 0 1 1 0 0 0 0 1 1 0 2 
0 1 0 0 1 0 0 1 1 0 0 4 
0 1 0 1 0 1 0 0 1 0 0 5 
0 1 1 0 1 1 0 0 0 0 0 6 
 
 
 O próximo passo é criar um mapa de Karnaugh para cada segmento e assim montar o circuito das 
expressões, logo o objetivo dessa prática será projetar e simular no software MULTISIM um 
decodificador simplificado ao máximo para, a partir de um código binário (ABC), escrever a 
sequência: LEI5-ABC, num display de 7 (sete) segmentos anodo comum e, em 
seguida, implementar no software NI MULTISIM 14. 
 
2. MATERIAIS E MÉTODOS 
 
 
2.1 Materiais Utilizados 
 
Para a realização da prática, com auxílio do software NI MULTISIM 14, utilizou-se os 
seguintes componentes: 
• (03) Entradas digitais; 
• (01) Circuito Integrado NOT 74LS04D; 
• (03) Circuito Integrado AND 74LS08D; 
• (02) Circuito Integrado OR 74LS32D; 
Tabela 1- Combinações de entradas e segmentos para um display do tipo anodo comum. 
 
 
 
• (01) Circuito Integrado XNOR 74LS266D; 
• (01) Circuito Integrado XOR 74LS86D; 
• (01) Display de 7 (sete) segmentos anodo comum; 
• (09) Fontes de alimentação 5 𝑉𝐶𝐶 
• (07) Resistores de 220 𝛺 
• Cabos de ligação e conectores. 
 
2.2 Procedimento Experimental 
 
Para a simulação, primeiramente realizou-se o levantamento bibliográfico condizente ao 
conteúdo de circuitos decodificadores, juntamente com a funcionalidade do display de 7 (sete) 
segmentos, por meio de literaturas, encontros síncronos e web artigos. O próximo passo se deu em 
analisar a sequência de algarismos alfanuméricos proposta para a execução da simulação, a Figura 
3 evidencia a sequência mencionada: 
 
 
Com a sucessão entendida, e partindo do objetivo da prática que é projetar e simular um 
decodificador para, a partir de um código binário (ABC), escrever a sequência desejada, num 
display de 7 (sete) segmentos anodo comum., pode-se então elaborar a tabela-verdade do circuito, 
semelhante a Tabela 1, mudando o número de entradas iniciais, que passará a ser igual a 3. 
Com a tabela confeccionada, coletou-se os resultados obtidos para cada segmento do Display, 
e posterior a isso, determinou-se a expressão para cada segmento com o auxílio do mapa de 
kaunaugh, a Figura 4 exemplifica como seria a obtenção do mapa de Karnaugh do segmento “a”, 
por meio da tabela construída. 
 
 
 
Figura 3- Sequência que será apresentada no display de segmentos. 
 
 
 
 
 A expressão para o segmento “a”: 
𝑨′𝑪′ + 𝑩′𝑪′ 
 
Essa etapa se estende para cada um dos segmentos, na qual coletou-se cada expressão vinda 
dos mapas de Karnaugh. Cabe ressaltar que antes da montagem do circuito, a conferência dos 
datasheets dos componentes utilizados deve ser realizada, certificando-se quanto aos pinos dos 
CIs, resistores para controlarem a corrente do display, e as devidas alimentações do circuito. A 
Figura 6, 7, 8 e 9 apresentam as configurações de entradas e saída dos CIs utilizados. 
 
 
Figura 4- Exemplificação para obtenção da expressão por meio do mapa de Karnaugh do segmento “a”. 
Figura 6- Configuração de entradas e saídas do CI 74LS04D. 
 
 
 
 
 
 
 
 
Figura 7- Configuração de entradas e saídas do CI 74LS08D. 
 
Figura 8- Configuração de entradas e saídas do CI 74LS32D. 
 
Figura 9- Configuração de entradas e saídas do CI 74LS266. 
 
 
 
 
É notório que para cada componente os pinos de número 14 serão alimentados por 5 volts em 
corrente continua e os pinos de número 7 devem ser aterrados. Para controlar a corrente que passa 
pelo display, optou-se em utilizar um conjunto de resistores com valores nominais de 220 𝛺. 
Logo, realizou-se a montagem do esquemático da Figura 10: 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 10- Esquemático da simulação. 
 
 
 
 
3. RESULTADOS E DISCUSSÃO 
 
Após a realização do experimento foi possível obter alguns resultados, mas para melhor 
visualização vamos desmembrar os resultados para cada código binário dos displays de led anodo-
comum, dessa forma na tabela X, será apresentado as condições para cada número binário. 
 
Tabela X – Tabela verdade para um display de sete segmentos 
ABC a b c d e f g 
000 1 1 1 0 0 0 1 
001 0 1 1 0 0 0 0 
010 1 0 0 1 1 1 1 
011 0 1 0 0 1 0 0 
100 1 1 1 1 1 1 0 
101 0 0 0 1 0 0 0 
110 0 0 0 0 0 0 0 
111 0 1 1 0 0 0 1 
Antes da exibição do display em cada código, será mostrado as expressões logicas utilizadas 
para cada segmento. 
 
a: 𝐶̅ ∙ (�̅� + �̅�) 
b: 𝐵⨁𝐴̅̅ ̅̅ ̅̅ ̅ + �̅�𝐶 
c: �̅�(�̅� + 𝐶̅) + 𝐴𝐵𝐶 
d: �̅�𝐴 + 𝐴𝐶̅̅ ̅̅ 𝐵 
e: �̅�𝐵+ 𝐴𝐵𝐶̅̅ ̅̅ 
f: 𝐶̅ ∙ (𝐴⨁𝐵) 
g: 𝐴𝐶̅̅ ̅̅ + 𝐴𝐵𝐶 
 
Para a apresentação do código 000, apenas os segmentos com valores de nível baixo irão 
acender, dessa forma, os segmentos d, e, f, g estarão ligados como apresentado na fig. 11, devido 
a junção de suas expressões lógicas. 
 
 
 Figura 11- Simulação no código binário 000. Figura 12- Simulação no código binário 001. 
 
 
No seguinte código requisitado no roteiro do experimento, explicitava a visualização da letra 
E, onde apenas dois seguimentos se mantém em nível logico alto, que seriam os seguimentos b e 
c. Dessa forma os restantes em nível baixo se mostravam ativoscomo na fig. 12. 
 
 
 
 
Figura 13- Simulação no código binário 010. Figura 14- Simulação no código binário 011. 
 
Em relação ao código 010, foi tido como verdade que apenas os segmentos b e c teriam 
valores booleanos falsos, logo seriam os únicos ligados nesse momento da simulação, o que se 
comprova na fig. 13. 
 
Quando parte para o código 011 (fig. 14.) ao analisar, vê-se a necessidade de cinco 
segmentos ligados, dessa forma os segmentos b, e estariam apropriados de nível alto, sendo assim 
quando ligados exibiriam uma forma de S no display. 
 
 
Figura 15- Simulação no código binário 100. Figura 16- Simulação no código binário 101. 
 
Com a combinação mais simples, o código 100 possui apenas um segmento ligado de 
acordo com o roteiro, dessa forma todos os outros segmentos, exceto o segmento g, terão valores 
booleanos verdadeiros, como demonstrado na fig. 15. 
 
Partindo para a combinação 101 seguinte onde se almeja exibir a letra A no display, vê-se 
que será necessário apenas deixar o segmento d desligado, adotando assim um valor de nível alto, 
esse esquema pouco se difere da combinação 110, uma vez que para exibir a letra B, todos os setes 
segmentos devem possuir nível logico baixo para serem ativados. 
 
 
 
 
 
 
Figura 17- Simulação no código binário 110. 
 
 
Como ultima amostra do resultado experimental tem-se a combinação 111, onde se é 
requisitado a mostra da letra C, necessitando de quatro segmentos ativados, sendo assim os 
segmentos a, d, e, e f, como apresentado na imagem a seguir. 
 
 
Figura 18- Simulação no código binário 111. 
 
 
 
 
 
 
 
 
 
 
 
 
4. CONCLUSÕES 
 
Tendo como o principal objetivo apresentar a simulação de um circuito lógico que utiliza 
princípios de descodificação BCD para 7 segmentos onde se torna possível exibir uma serie de 
informações que foram impostas no roteiro do experimento. Por conseguinte, foram coletados 
resultados de caráter convincente e satisfatórios, onde a partir de expressões simplificadas ao 
máximo foi possível otimizar a quantidade de portas lógicas utilizadas como também o tempo de 
implementação no software, destacando um bom funcionamento na exibição das informações no 
display e uma segurança para os leds do dispositivo, devido a utilização de resistores na entradas 
dos segmentos. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
5. REFERÊNCIA 
 
 
RONALD, Tocci.; WIDMER, Neal S; MOSS, Gregory L. Sistemas digitais: princípios e 
aplicações. São Paulo: Pearson Prentice Hall, 2011. 817p. ISBN: 9788576059226. 
 
ON Semicondutor. Datasheet: SN74LS08, Quad 2-Input AND Gate. Electronic Publication, 
1999. 
 
MOTOROLA. Datasheet: SN54/74LS04, Hex inverter. Electronic Publication, 2000. 
 
MOTOROLA. Datasheet: SN54/74LS32, Quad 2-Input OR Gate. Electronic Publication, 2000. 
 
FAIRCHILD SEMICONDUCTOR. Datasheet: DM74LS266, Quad 2-Input Exclusuve-NOR Gate 
with Open-Collector Outputs. Electronic Publication, 1989.