Baixe o app para aproveitar ainda mais
Prévia do material em texto
ACQA Sistemas Digitais TABELA VERDADE PORTA NOT E S 0 1 1 0 Alguns circuitos digitais podem ser encontrados encapsulados no formato de um circuito integrado (CI), otimizando espaço e aumentando a eficiência. Com relação à eletrônica digital, responda as seguintes questões a) Preencha as informações abaixo de acordo com o datasheet do circuito integrado (CI) DM7404: Quantidade e função das portas lógicas presente nesse CI: 6 Portas tipo NOT. Quais são os pinos de alimentação (Vcc e Gnd): Pino 14 p/ o Vcc e pino 7 p/ o GND. Qual é a FAIXA de tensão para alimentação: 4,75 a 5,25 Volts. Até qual tensão é considerado pela entrada um sinal de nível baixo: 0,8 Volts. A partir de qual tensão é considerado pela entrada um sinal de nível alto: 2 Volts. Qual é a máxima corrente de fornecimento para saída nível baixo: -0,4 miliAmpere. Desenhe o diagrama de conexão de uma porta lógica (indicando a pinagem desse CI) e monte a tabela verdade dessa porta: RESPOSTA: Neste caso foi utizado o diagrama de conexão do próprio circuito integrado DM7404 que utiliza portas logicas NOT, conforme imagem abaixo. ACQA Sistemas Digitais b) Determine a expressão do circuito abaixo: RESPOSTA: Primeiramento foi feito o passo a passo conforme imagem abaixo: Conforme o detalhamento acima a expressão do circuito é a S B D C ACD A B C D A B C ACQA Sistemas Digitais S ABC ABD ABC c) Simplifique o MÁXIMO possível a expressão abaixo: RESPOSTA: Foi utilizado o mapa de karnaugh conforme passo a passo abaixo: TABELA VERDADE A B C D S 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 MAPA DE KARNAUGH C'D' C'D CD CD' A'B' 1 0 1 1 A'B 0 0 0 0 AB 0 1 1 0 AB' 1 1 0 0 Assim a equação simplificada é a ACQA Sistemas Digitais d) O Flip-flop abaixo possui atualização da saída com a borda de subida do Clock (CK) de acordo com os sinais Clear (CLR) e entrada D. Desenhe a forma de onda da saída normal (Q) em função desses três sinais aplicados: RESPOSTA: Neste exercício o CLR é ativado quando o nível logico é alto = 1 é acionado. Portanto o primeiro passo é analisar a onda de saída do CLER buscando os momentos que o nível logico alto está acionado. Proximo passo é analisar a onda de saída do CK. Neste exercício o CK trabalha na transição de subida. Com estas analises realizadas nas ondas de saída de CLR e CK foi possível desenhar a onda de saída de Q considerando o comportamento da onda de saída de D, conforme imagem abaixo: ACQA Sistemas Digitais e) Um tanque d´água é abastecido por uma bomba que retira água de um poço artesiano. Pretende-se que a bomba B1 apenas seja acionada nas seguintes condições: Quando as válvulas V1 e V2 estiverem abertas simultaneamente (1 = válvula aberta e 0 = válvula fechada) e a bomba somente será desligada quando o sensor de chave de nível alto (CH2) for acionado; Quando o sensor chave de nível baixo for acionado (CH1) e somente irá desligar quando o sensor de nível alto (CH2) for acionado. Elabore um circuito lógico digital, utilizando as portas lógicas, para realizar o controle do nível desse tanque. A resposta deverá conter o desenho das portas lógicas com as ligações e a expressão lógica. RESPOSTA: EXPRESSÃO LOGICA: S A B TABELA VERDADE CH1 CH2 V1 V2 B1 0 0 0 1 0 0 1 0 0 0 1 0 1 1 1 1 1 1 0 0
Compartilhar